[VHDL编程] canbus

说明：CAN总线的FPGA实现源代码,Verilog语言实现-CAN Bus FPGA source code
<Shawn> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] 4-1Multiplexer

说明：mux 4x1 wire command verilog code
<Logesh> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] ripple_adder8

说明：这是一个简单的8位行波进位加法器的verilog代码，可以综合。-The code implement ripple_adder.
<黄春晓> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] fdiv7

说明：程序实现对输入时钟信号的7分频，程序采用两个计数器，一个由输入时钟的上升沿触发，另一个由时钟的下降沿触发，最后将2个计数器的输出相或，即得到占空比为50 的方波。-Program realizes frequency devision-by-7 of the input clock signal , the program uses two counters, one triggered by the rising edge of th
<沈湛> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] Shift8

说明：VHDL 源码，希望大家多多交流，共同学习。谢谢各位网友的支持。
<赵安东> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] EP21_USB_FT245

说明：CycloneII I EP3C10E144 FPGA USB 驱动例程-CycloneII I EP3C10E144 FPGA USB driver routines
<dwh> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] jiaotongdeng

说明：VHDL书写的交通灯设计，适合初学者参考-Writing VHDL design of traffic lights, suitable for beginners reference
<王三木> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] Encoder_8X3

说明：verilog code of 8X3 Encoder.
<Rajesh> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] compare_8

说明：Verilog HDL机器语言中八位比较器的实现，两个八位输入，一个一位的输出。-Eight machine language Verilog HDL source code comparison, two eight-bit input and output a bit.
<李建文> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] AGV_1

说明：修改了黑金源码的串口通讯问题，是AGV的通讯部分程序-Modify the source of black gold serial communication problem, communication is part of the program AGV
<孙成文> 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] Matlab_Codes

说明：Matlab for Digital Signal Processing
<Atul534 > 在 2025-02-24 上传 | 大小：31kb | 下载：0

[VHDL编程] DATA_Scramble

说明：扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
<菜菜0106 > 在 2025-02-24 上传 | 大小：31kb | 下载：0