[VHDL编程] DINAMICALLY_PROGRAMMABLE_CACHE

说明：dynamically programmable cache memory for image processing applications
<Oor> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] traffic

说明：VHDL语言设计的交通灯，具有黄灯等待功能。-VHDL language design of traffic lights, waiting for a yellow light function.
<skysonya> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] Verilogexample

说明：verilog example 1.NAND Latch To Be Simulated.2.A 16-Bit Counter.3.A D-Type Edge-Triggered Flip Flop.4.A Clock For the Counter.5.The Top-Level Module of the Counter.6.The Counter Module Described With Behavioral Statement
<vkiy> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] sdram_controller_latest.tar

说明：sdram_controller_latest.tar.gz -it is memory DDR controller, but it has 8 bit only data bus wide ,and hasn’t independents clock for source read-write data and ddr + controller size. Wrote on the VHDL language.-sdram_cont
<Andrei> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] VHDLjichu

说明：VHDL基础学习资料，适合新手入门学习，欢迎下载-VHDL based learning materials, suitable for beginners to learn, are welcome to download
<asas> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] LIP1721CORE_system_fuse

说明：System fuse verilog code
<jc> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] 8_Code

说明：AES algorithm encryption and display on FPGA spartran 2e
<manish> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] saomiao

说明：verilog源代码，实现四个数码管蛇形循环显示-verilog source code, snake-like loop realization of the four digital displays
<even> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] ARM_Instruction_Set

说明：Arm Instruction set document
<immanuel> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] LED.Control

说明：发光二极管控制 利用LP-2900实验仪Altera模块上的PLD器件，以“流水灯”形式点亮A区的L1～L12共12个发光二极管，即使这12个发光二极管周期性地按照1秒的间隔从左向右依次循环点亮。要求用VHDL语言实现。仿真出控制12位发光二极管依次循环点亮的波形。-LED Control
<duopk> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] HighSpeedFIFOsInSpartan-IIFPGAs

说明：This application note describes how to build high-speed FIFOs using the Block SelectRAM+ memory in the Spartan™ -II FPGAs. Verilog and VHDL code is available for the design. The design is for a 512x8 FIFO, but e
<fjmwu> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] example1

说明：分频程序：实现一个将时钟信号clk十分频的功能-Frequency program: to achieve a frequency of the clock signal clk is the function of
<YJ> 在 2025-02-24 上传 | 大小：30kb | 下载：0