[VHDL编程] maxbijiao

说明：在quaters下写的比较数的大小输出，verilog语言写的，具有状态机和存储器-Written in the quaters of the size of the comparator output, verilog language written with the state machine and memory
<王金栓> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] vhdl_fft

说明：一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在cpld或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。-A use of VHDL language (Hardware Descr iption Language), prepared by the procedure fft realize. fft uses a very wide, the program ca
<楚琳> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] VHDL

说明：这是介绍硬件描述语言VHDL的PPT资料。很有参考价值，是初学者的良师益友，-This is the introduction of the VHDL hardware descr iption language PPT information. Useful reference is the beginner
<徐振华> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] systemverilog

说明：systemverilog简介如果能给大家一点帮助的话我会感到很高兴的 -SystemVerilog Introduction If everyone can give a little help, then I would be very much pleased
<xy> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] ethernet_vhdl

说明：千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.-Gigabit Ethernet controller. Can adjust FIFO, and the transmission rate, in the code stream control layer.
<王晶> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] 16_multi

说明：16*16有符号乘法器的  编码方式：Booth编码，  拓扑结构：简单阵列  加法器：Ripple Carry Adder-16* 16 multiplier symbols have the
<chenyi> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] Ultraedit_verilog

说明：这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法-This document provides a verilog hdl in ultra edit32 programming required in grammar
<陈轩辕> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] dct-code

说明：离散余弦变换的VHDL实现，不错的代码和方法-Discrete cosine transform VHDL realization of good code and methods
<宋雪兵> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] cam_test

说明：一个验证过的CAM源码（CAM=Content Address Memory）。语言为verilog-CAM a verified source (CAM = Content Address Memory). Language for Verilog
<天策> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] OpenSPARC_DDR2_controller_RTL_Files

说明：基于FPGA的DDR2控制程序，用verilog编写的。-FPGA-based DDR2 control procedures, prepared by using Verilog.
<王头> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] fulladder

说明：使用Vhdl语言实现数字电路全加器功能，算法比较简单，供初学者参考。-full adder
<wangliang> 在 2025-02-24 上传 | 大小：30kb | 下载：0

[VHDL编程] 15883852DJDPLV_LWB

说明：数字频率计毕业论文 不是自己做的-Digital Cymometer thesis do not own. . Ha ha
<崔晓进> 在 2025-02-24 上传 | 大小：30kb | 下载：0