资源列表
[VHDL编程] velocity_Verilog
说明:速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s; 4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s) -use verilog to realize velocity<fc> 在 2025-02-28 上传 | 大小:52kb | 下载:0
[VHDL编程] eetop[1].cn_Code_for_MedianFilter33
说明:本程序实现3*3中值滤波的Verilog语言编写-This procedure achieved 3* 3 median filter Verilog language<jdi> 在 2025-02-28 上传 | 大小:52kb | 下载:0
[VHDL编程] hand_shake
说明:握手程序,可以完美实现跨时钟域的数据传输-handshake and testbench,verilog HDL<sheldon> 在 2025-02-28 上传 | 大小:52kb | 下载:0
[VHDL编程] VHDL-based-curriculum-design
说明:基于VHDL实现的电子琴课程设计 VHDL-based curriculum design to achieve the keyboard-VHDL-based curriculum design to achieve the keyboard<wangwenhao> 在 2025-02-28 上传 | 大小:52kb | 下载:0
[VHDL编程] VHDLkechengsheji
说明:这是VHDL的课程设计 包含三个题目 流水灯 两人抢答器 四人抢答器 刚做完 传上来 共享-This is a curriculum design VHDL contains three topics water lights answer two answer four just finished Chuan-up share<李之如> 在 2025-02-28 上传 | 大小:52kb | 下载:0
[VHDL编程] FPGA_compile_error
说明:很好的FPGA学习资料,从入门到深入,欢迎大家下载。-FPGA compile errors<xujie> 在 2025-02-28 上传 | 大小:52kb | 下载:0