[VHDL编程] hdl

说明：对 VHDL Verilog 和Systemverilog的详细对比，对与初学者十分有益！-VHDL Verilog and SystemVerilog for detailed comparison with the very useful for beginners!
<wizard> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] FPGA

说明：HDTV视频内容创作的繁荣以及在带宽受限的广播信道环境中传送这些视频内容的方法，不断催生新的视频压缩标准和相关视频图像处理设备。-HDTV video content creation and prosperity as well as bandwidth-constrained environment of the broadcasting channel to send video content of these methods,
<chenqunqin> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] eclock.VHDL

说明：电子时钟，程序清晰有条理，有详细的功能仿真说明，可以一看。-Electronic clock, procedures clearly structured, has a detailed descr iption of the functional simulation, you can watch one.
<李立> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] Comparison_of_VHDL_Verilog_and_SystemVerilog

说明：Comparison of VHDL Verilog and SystemVerilog
<MOMO> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] sinfasheng

说明：正弦信号发生器（可扫频）通过验证 正弦信号发生器-Sinusoidal signal generator (which can be swept) through the validation of sinusoidal signal generator
<刘明吉> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] dianzizhongfangzhen

说明：8.20 电子时钟VHDL程序与仿真 为初学者提供很好的范例-8.20 electronic clock VHDL program for beginners and simulation provides an excellent example of
<zhangfeng> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] timer

说明：vhdl代码：电子时钟VHDL程序与仿真！初学fpga者可以参考参考！！比较简单-VHDL code: electronic clock and simulation of VHDL procedures! FPGA beginner who can refer to reference! ! Relatively simple
<daxiadian2> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] VGA_driver_verilog

说明：基于Verilog HDL的VGA驱动程序设计-Based on Verilog HDL design of the VGA driver
<蓝色的海> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] picoblaze

说明：此为VHDL实现的路口红绿灯控制例子，简单实用。-This is the VHDL to achieve traffic light controlled junctions example, simple and practical.
<卢鑫> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] AVR_Core.tar

说明：vhdl语言编写的AVR单片机IP核，里面有testbench和说明文档。-VHDL language AVR Single Chip IP core, there are Testbench and documentation.
<blur> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] add_eight

说明：用VHDL写的一个8位全加器的实验程序,供新手参考-Use VHDL to write an 8-bit full adder of the experimental procedures
<陈阿水> 在 2025-03-01 上传 | 大小：58kb | 下载：0

[VHDL编程] dianzizhong

说明：电子时钟程序设计与仿真验证，VHDL语言-Clock Electronics Design and Simulation, VHDL language
<DAVID> 在 2025-03-01 上传 | 大小：58kb | 下载：0