[VHDL编程] fft_design_b.tech

说明：fft design for development in verilog
<kiranbabu> 在 2025-03-01 上传 | 大小：469kb | 下载：0

[VHDL编程] fifo-verilog

说明：用verilog 编写的fifo（先入先出队列）代码 内含测试文件 test bench-First Input First Output programme which designed by verilog codes,including test bench
<贺铮> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] password-locker

说明：简单的单号密码锁程序 在verilog上实现 包括测试程序-simple password locker programme based on verilog, which including test bench
<贺铮> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] testbench-from-perl

说明：直接生成testbench的perl脚本-The software can produce test bench directly by perl
<贺铮> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] source

说明：数据读取源代码，能将各种数据中的杂项去掉，得到所需要的数据-good ok source code
<guocong> 在 2025-03-01 上传 | 大小：1.06mb | 下载：0

[VHDL编程] Simulate-CR-XR-EE-KT_2008_004

说明：Simulate CR XR-EE-KT_2008_004
<MR TRUONG> 在 2025-03-01 上传 | 大小：1.07mb | 下载：0

[VHDL编程] Bist_codings

说明： In this paper, we have explained the purpose of FPGA testing. A built-in-self-test (BIST) is one type of testing. This test is performed internally to find any faults within a FPGA chip. This paper explains why testing
<saravanan> 在 2025-03-01 上传 | 大小：14kb | 下载：0

[VHDL编程] bist(1)

说明： In this paper, we have explained the purpose of FPGA testing. A built-in-self-test (BIST) is one type of testing. This test is performed internally to find any faults within a FPGA chip. This paper explains why testing
<saravanan> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] AES

说明：
<saravanan> 在 2025-03-01 上传 | 大小：495kb | 下载：0

[VHDL编程] ADCGraph2

说明：VHDL PROGRAM & LAB SOLUTIONS
<Raghvendra Singh> 在 2025-03-01 上传 | 大小：1.13mb | 下载：0

[VHDL编程] VHDL1332351087

说明：VHDL Concepts and Tutorial
<fpga> 在 2025-03-01 上传 | 大小：24kb | 下载：0

[VHDL编程] i2cSlave_1

说明：This the first file that describes an i2CSlave interface.-This is the first file that describes an i2CSlave interface.
<SS> 在 2025-03-01 上传 | 大小：1kb | 下载：0