资源列表
[VHDL编程] CICzhengli
说明:整合本站所有CIC滤波器能用的下载,并给出最好的选择,节省您的时间,花一次费用享受多次代码下载-Integration site CIC filter can download and gives the best choice, saving you the time to spend a one-time cost to enjoy several Codes<胡昊波> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] ADC_DAC_FMF_converters_vhdl.tar
说明:This library contains VHDL 1076 models of analog to digital and digital to analog converters. They use the VITAL packages but are not VITAL compliant.<Pradeep> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] nexta
说明:verilog基于XILINX SPARTAN 3ESTARTER的VGA显示功能-verilog based XILINX SPARTAN 3ESTARTER the VGA display<hanbojiang> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] counter_johnson
说明:基于FPGA,CPLD嵌入式系统的Verilog语言,用于实现Johnson计数器。-base on the FPGA or DPLD,to complement the Johnson counter.<詹胤> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] ug947-vivado-partial-reconfiguration-tutorial(1).
说明:tcl partial reconfig synthesis code<shyam s> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] MedianFilter33
说明:基于3x3窗口的FPGA 调试好使的中值滤波程序,-Debugging that median filtering program<FLL> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] EDA-miaobiao
说明:EDA课程设计,作为秒计数器的系统时钟512Hz,秒表计数为两位BCD计数,具有减计数和加计数功能-EDA curriculum design, as the seconds counter system clock 512Hz, stopwatch count as two BCD counting, counting and processing has reduced counting function<露露> 在 2025-03-01 上传 | 大小:59kb | 下载:0
[VHDL编程] S3_SW_PB_NEW
说明:设计一个通过按键( PD)和拨码开关( SW)来控制 LED 灯的实验 本实验是利用底板上的按键及拨码开关来实现对 LED 灯的控制,其中对应关系为SW1—SW6 分别对应 DD1—DD6,PD1—PD8 分别对应 DD1—DD8。-Design is controlled by a key (PD) and a DIP switch (SW) LED lamp experiment this experiment is the us<赵厉> 在 2025-03-01 上传 | 大小:59kb | 下载:0