[VHDL编程] vhdl_LED

说明： 点阵显示实验示例使用说明 使用模块有：时钟源模块、点阵显示模块，脉冲沿模块。 使用步骤： 1. 打开电源+5V。 2. 信号连接，按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线，并将程序加载 4. 脉冲沿模块的按键MS1为复位清零键，灯灭时有效，点阵块上会显示汉字。 -lattice experimental use of the use of sample modules : c
<刘浪> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] vgaFPGA

说明：
<bluefeifei> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] 60seconds

说明：60秒秒表设计，可暂停和分段计数等，所有功能是利用verilog HDL来描述，最后下载到CPLD/FPGA才能运行。-60 seconds stopwatch design, may be suspended and the sub-count
<刘三平> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] verilog

说明：是数字信号处理的FPGA实现中所有程序（书中为VHDL)的verilog代码，很好，很有用-Digital signal processing in the FPGA to achieve all the procedures (the book for VHDL) of the verilog code, very good, very useful
<AndyLee> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] VHDLlecturesIITM

说明：VHDL and FPGA design lectures with voice in some slides
<saikiranoruganti> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] shiyanliu

说明：在eda中利用vhdl语言编写程序，实现在液晶显示屏显示文字-In eda using vhdl language program to realize the text on the LCD display shows
<华山> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] sys_cpt

说明：10.0 quartus 的破解文件，把这个文件替换就可以了 -10.0 quartus the crack file to replace the file on it
<钟阳> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] mclock

说明：用VHDL编写的带闹钟报时功能的数字钟 ，现代数字系统设计作业。 采用文本图形混合输入，在maxplus2 10.0运行通过-Written by VHDL figures with alarm chime clock, modern digital system design work. Graphics mixed with text input, run by the maxplus2 10.0
<yan> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] PS2UART_verilog

说明：基于Verilog的PS/2键盘接口实现,接收PS/2键盘数据，并转换成ASCII码，通过RS232发送到PC显示。-Based on Verilog, PS/2 keyboard interface, the receiving PS/2 keyboard data and convert it into ASCII code sent to the PC through the RS232 display.
<liuxingxing> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] ac_link

说明：硬件电子琴 语音通信 fpga 三个模块 speaker tone note music-Fpga hardware keyboard voice communications speaker tone note music of three modules
<your name> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] S3_SEG7DISP

说明：cyclone II EP2C8 对七段数码管的基本操作-cyclone II EP2C8 of the seven sections of the basic operation of digital
<studystep0> 在 2025-03-01 上传 | 大小：326kb | 下载：0

[VHDL编程] myClock

说明：四位数码管显示24小时时钟，附上了ucf 芯片是Kintex7(Four bit digital tubes display 24 hour clocks)
<wkhno > 在 2025-03-01 上传 | 大小：325kb | 下载：0