[VHDL编程] shuzizhong

说明：简易数字钟，基本实现时间计数功能，外部中断，修改时间-Simple digital clock, counting time to achieve the basic function, external interrupt, modify time
<小林> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] McBSP

说明：CPLD对mcbsp的收发操作，占用资源很少-CPLD to mcbsp transceiver operation, small footprint
<易浩> 在 2025-03-05 上传 | 大小：74kb | 下载：1

[VHDL编程] EDAhelper

说明：因而，SDRAM常作为数据缓存应用于高速数据传输系统中。目前，许多嵌入式设备的大容量、高速度存储器都采用SDRAM来实现，而且大多都是用专用芯片完成其控制电路，这不但提高了设计成本，而且使系统的硬件电路变得复杂。随着FPGA在嵌入式系统中的广泛应用，如果我们能够结合具体的需要，利用FPGA来设计自己的SDRAM控制器，这些问题就迎刃而解了-During University I studied computer networks hav
<宁欣> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] Bulkloop

说明：USB固件初始化，实现FIFO模式下地数据传输-USB firmware initialization to achieve data transfer FIFO mode Shimoji
<CHEN HAO> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] dianpianjiyu41010

说明：MCP41010与单片机实现led亮度的调节，蓝屏LCD背光源控制调节系统-MCP41010 and SCM led brightness adjustment, blue LCD backlight control and regulation systems
<程鹏> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] 8-lights-the-controller-design

说明：八路彩灯控制器的设计.数字钟的主体是计数器,它记录并显示接受到的秒脉冲个数,其中秒和分为模 60 计数器,小时为模 24 计数器,分别产生 2 位 BCD 码-8 lights the controller design.A digital clock are the subject of counter, it recorded and display to receive the number of second pulse, in
<chuchu> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] verilogiic1121

说明：iic verilog hdl 源程序 实例及顶层测试文件 经典代码 来自特权同学-iic verilog hdl source code top test file interface design and testing procedures
<杨泽钰> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] DS1624

说明：DS1624是美国DALLAS公司生产的集成了测量系统和存储器于一体的芯片。数字接口电路简单，与I2C总线兼容，且可以使用一片控制器控制多达8片的DS1624。其数字温度输出达13位，精度为0.03125℃。DS1624可工作在最低2.7V电压下，适用于低功耗应用系统。-DS1624 is the United States of America DALLAS company integrated measuring system an
<笑笑> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] Verilog_lab_Solutions

说明：its describes about lab solutions
<ssiet> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] 6303346Viterbi217_IP

说明：简单通用的代码，采用vhd编程实现，很实用的。-so good itis for us student
<张憨> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] I2C

说明：实现I2C铁电读写功能，在Modelsim中仿真通过！-I2C ferroelectric read and write capabilities through simulation in Modelsim
<clock> 在 2025-03-05 上传 | 大小：74kb | 下载：0

[VHDL编程] uart_verilog

说明：一个VERILOG串口收发的例子，可以收发单字节，适当加小量代码就可实现任意字节的接收。-VERILOG a serial port to receive example, can receive a single byte, appropriate to add a small amount of code can be any byte receive.
<毛毛雨0410> 在 2025-03-05 上传 | 大小：74kb | 下载：0