[VHDL编程] m15

说明：扩频通信M序列,编码,通用VHDL语言-M sequence spread spectrum communication, coding, generic VHDL
<sss> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] pingpong

说明：
<王力> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] JK_FF

说明：用VERILOG语言实现了J-K触发器,可综合可仿真通过-Verilog language used to achieve the JK flip-flop can be integrated to simulation through
<zhuangqi> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] Viterbi_IP

说明：viterbi译码器的IP核，可以直接编译使用-viterbi decoder IP core, the compiler can directly use
<nianln> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] xapp336_8b10b

说明：8b10b reference design
<凌峰> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] xapp391_8b10b

说明：8b10b design reference
<凌峰> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] DDSsinwave

说明：matlab下，用dspbuilder实现dds模块产生正弦波的源码-matlab under dds with the realization of dspbuilder generated sine wave source modules
<里> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] ASYNCFIFO

说明：异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现-asynchronous fifo
<Denny> 在 2025-03-06 上传 | 大小：74kb | 下载：0

[VHDL编程] part1

说明：The experimental control development board to complete the above SDRAM read and write capabilities. SDRAM write data inside first and then read out the data to compare, if you do not match the changes on the adoption o
<mehdi> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] 4.5fenpingqi

说明：基于FPGA的关于verilog语言的4.5分频器及其仿真波形图-FPGA based on verilog language frequency divider and its simulation waveform in figure 4.5
<李凯> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] Quartus_II_15.0_crack_Windows

说明：Quartus_II_15.0破解器_Windows版-Quartus II 15.0 crack for Windows
<熊丽亚> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] 32位CPU IVERILOG源码

说明：介绍在FPGA中如何实现32位CPU涉及到额 IVERILOG源码(Describes how to implement 32 bit CPU in FPGA, involving the amount of IVERILOG source code)
<WaaDee > 在 2025-03-06 上传 | 大小：75kb | 下载：0