[VHDL编程] asynchronous-clock-boundary

说明：一个关于跨越异步时钟边界传输数据的解决方案-The solution of transfering data across asynchronous clock boundary.
<袁桂毅> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] report

说明：利用VHDL语言实现基于pwm的D/A转换，要求，可以通过按键来分别选择占空比，从分别选择20,40,60,80。-Using VHDL language the pwm D/A conversion can be keys to select the duty cycle, from the Select 20, 40, 60, 80.
<琪> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] Step-wave

说明：通过数字电路实现阶梯波发生器，已包含PCB的设计制作-Staircase generator with digital circuits, with the PCB design
<Terry Xiao> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] tig6

说明：利用CCP模块设计频率计 此程序经测试可以实现所涉及功能-CCP module design frequency count this program involved in functions can be achieved by the test
<曹草> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] qpsk

说明：用ISE10.1 实现的简单qpsk功能实验-qpsk lab achviment
<wensely> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] VHDL-music-generator-report-code

说明：VHDL实现音乐发生器,并进行FPGA验证！报告中含有各模块详细代码，和仿真波形！-VHDL music generator and FPGA verification! The report contains a detailed code of each module, and the simulation waveform!
<一个好人> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] an488

说明：Motor control solutions for industrial applications
<azam> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] UART_test

说明：用于全国大学生电子设计大赛，一个基于FPGA的串口测试程序-For National Undergraduate Electronic Design Contest, an FPGA-based serial testing procedures
<谢天> 在 2025-03-06 上传 | 大小：75kb | 下载：1

[VHDL编程] PSK-modulation-VHDL

说明：PSK调制与解调VHDL程序及仿真，本文为DOC文档，附有源码和仿真波形-PSK modulation and demodulation VHDL program and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] joint-gate

说明：fpga verilog入门经典系列完整版，下载即用:异或门-fpga verilog yihuo men
<wdlpt> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] AHB_UVC_and_AHB_IC_Verificat

说明：ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
<naveen kumar> 在 2025-03-06 上传 | 大小：75kb | 下载：0

[VHDL编程] Viterbi_algorithm_VeeRen

说明：Viterbi algorithm using Verilog
<hr> 在 2025-03-06 上传 | 大小：75kb | 下载：0