[VHDL编程] CummingsSNUG2002SJ_FIFO1

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design
<张卫> 在 2025-03-16 上传 | 大小：118kb | 下载：1

[VHDL编程] 数字锁相环设计源程序

说明：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, i
<杰轩> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] 用Verilog HDL实现I2C总线功能

说明：用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助-with Verilog HDL I2C bus function of I2C bus is very helpful
<胡路听> 在 2025-03-16 上传 | 大小：118kb | 下载：1

[VHDL编程] buzz

说明：一个用vhdl语言编成的可以让蜂鸣器发声的的程序。-with a monument of the VHDL language allows the buzzer of the procedure.
<马永涛> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] ASK

说明：出租车自动计价器设计,用于学习VHDL编程实现,FPGA的基本设计方案-Taxi automatic meter design for learning VHDL programming, FPGA s basic design
<严肃特> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] vhdl

说明：课程设计 报告多信号 发生 -Curriculum design report multi-signal occurred
<shinan> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] BCD2

说明：verilogHDL 入门的小程序，主要完成译码功能，从一个4位的2进制数转变成8位BCD吗-small verilogHDL entry procedures, the main function of the completion of decoding, from a 4 to 2 hexadecimal number into an 8-bit BCD you
<yhs> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] HDVideoEncod

说明：HD Video Encoding with DSP and FPGA Partitioning White Paper
<liuchunlong> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] lab4

说明：system generator/simulink 应用开发4，User Starting
<troy> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] FPGA

说明：关于FPGA查找表内部结构的介绍，对查找表的建立与使用也有初步讲解 -FPGA lookup table on the internal structure, the look-up table for the establishment and initial on the use of
<韩飞> 在 2025-03-16 上传 | 大小：118kb | 下载：0

[VHDL编程] spi-master

说明：code for Master side
<suni > 在 2025-03-16 上传 | 大小：119kb | 下载：1

[VHDL编程] PLX_PlxCm_Dos_v2_90_2017-03-14

说明：PLX PCIe switches tool for DOS
<lukier > 在 2025-03-16 上传 | 大小：119kb | 下载：0