[VHDL编程] verilog5

说明：verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解-Verilog language testbencch preparation- the use of simulation tools integrated tools- examples of full adder on the
<隋学伟> 在 2025-04-24 上传 | 大小：185kb | 下载：0

[VHDL编程] div2

说明：一种触发器电路的实现方案，效果还可以。速度也比较快。经过方针验证，可以运行。-One kind of flip-flop circuit implementations, the effect can be. Speed 椠猀 relatively fast. After verification guidelines, you can run.
<远征> 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] rs232

说明：rs232串口通信实验4位的串口，verilog源代码。-rs232 serial communication experiment 4 serial, verilog source code
<廖飞> 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] new

说明：vhdl code aes algorithm newly modified
<gopalakirshnan> 在 2025-04-24 上传 | 大小：185kb | 下载：0

[VHDL编程] 8-bit-RISC_CPU

说明：8位RISC_CPU设计的verilog源码以及工程文件、测试数据文件。在modelsim 10.1d下验证成功，打开工程文件即可使用。-8 RISC_CPU design verilog source code and project files, test data files. In modelsim 10.1d validation is successful, open the project file can be used
<> 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] number_16

说明：该功能是：用四位二进制数作为输入，在FPGA上的七段数码管上将0到F这十六个数输出，用verilog语言来实现。-The function is: four binary number as input, seven-segment LED on the FPGA will be 0 to F number sixteen outputs with verilog language.
<qwe> 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] yuandengke

说明：袁登科的永磁同步电机一书书，里面的全部源代码，-yuandengke pmsm of book matalb
<申彦磊> 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] FIR

说明：FIR filter in verilog for xilinx ise design suit
<addy007 > 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] lcd

说明：copy of hello word on FPGA
<kentucky > 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] SPANNING TREE ADDER 27-bit VHDL

说明：27-bit spanning tree adder written in VHDL coding
<spgp1306> 在 2018-01-12 上传 | 大小：185.53kb | 下载：0

[VHDL编程] 74HC4511 7段显示译码器

说明：译码器，七段显示译码器，内含波形图，测试代码和源码，以及.v文件，verilog编写，ise平台运行(Decoder, seven segment display decoder, contain waveform, test code and source code, as well as.V file, Verilog writing, ISE platform running)
<doubleOlive> 在 2025-04-24 上传 | 大小：186kb | 下载：0

[VHDL编程] verilog实例 [43项]

说明：一些采用verilog描述的数字功能模块，有常见的同步异步FIFO，RAM等模块，适合新手学习(Some digital function modules described by Verilog, such as synchronous asynchronous FIFO and ram, are suitable for novice learning)
<hayto> 在 2025-04-24 上传 | 大小：186kb | 下载：0