[VHDL编程] experiment4_play

说明：VHDL实验四，设计一个异步清零和同步时钟使能的4位加法计数器-VHDL Experiment 4, an asynchronous reset and synchronous design clock enable 4-bit adder counter
<testsb> 在 2012-01-11 上传 | 大小：190.57kb | 下载：0

[VHDL编程] verilog4

说明：werilog语言中关于 组合逻辑时序逻辑的表达-werilog language on the combinational logic temporal logic expression
<隋学伟> 在 2025-04-25 上传 | 大小：190kb | 下载：0

[VHDL编程] ch1

说明：cpld/fpga概述以及硬件描述语言设计的一些概念-cpld/fpga outlined as well as the hardware descr iption language design some of the concepts
<> 在 2025-04-25 上传 | 大小：190kb | 下载：0

[VHDL编程] T51

说明：免费的8051 VHDL 原码。很好的风格。 完整的说明和模拟环境。 实现后的面积很小，速度很高。我比较过这个码与商业的产品， 毫不逊色，在速度上还略有优势。 验证过了串口，输出入口，定时单元及运算单元。 -Free 8051 VHDL source. Good style. Complete descr iption and simulation environment. After achieving the small size
<lisi> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] RISC---8

说明：集成RISC-CPU芯片设计，很实用的程序，对初学FPGA的同学有很大的帮助奥-Integrated RISC-CPU chip design, very practical program, beginner FPGA classmates help Austrian
<天空> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] fpga0

说明：哈工大计算机设计与实验的其中一个实验，测试实验仪器用的VHDL代码-HIT computer design and experiment in which an experiment, test laboratory instruments used in VHDL code
<林恩> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] bj7

说明：7人表决器，当参与表决的7人中有4人或4人以上赞同时,表决器输出“1” 表示通过,否则输出“0”表示不通过-7 people voting, when seven people have participated in the vote of four or more people agree, the division outputs " 1" through, otherwise outputs " 0&q
<qzy> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] DES_des

说明：DES 使用一个 56 位的密钥以及附加的 8 位奇偶校验位（每组的第8位作为奇偶校验位），产生最大 64 位的分组大小。这是一个迭代的分组密码，使用称为 Feistel 的技术。-DES uses a 56 bit key and an additional 8 bit parity bit (n = eighth as the parity bit), the largest 64 bit packet size. This is
<zhusiwei> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] Camera_ED

说明：摄像头接口程序，采集摄像头数据并从HDMI接口显示在液晶屏幕上面-Camera interface program, collecting data the camera HDMI interface displayed on the LCD screen above
<wangruiqi> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] test

说明：基于xilin的fpga小车黑带循迹模块，实测可根据黑带行走转弯-Based on xilin fpga car black belt tracking module, measured according to the black belt walking turn
<何以解优> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] decimal_counter

说明：Decimal counter in VHDL
<sidpokhrel > 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] USB2.0的IP核（详细verilog源码和文档）

说明：USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)
<kelvinlu > 在 2025-04-25 上传 | 大小：191kb | 下载：0