[VHDL编程] Mod10-100Up-DownDigitalCounter-(1)

说明：This project contains a count of 10 to 100 in vhdl with reset
<edwar> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] keyscanverilog

说明：按键消抖实验，体验用FPGA实现 和用单片机实现的不同-Key debounce experiment, experience, and the use of single-chip FPGA implementation to achieve different
<樊依林> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] keyboard

说明：用verilog代码编写的交通灯的FPGA工程。可实现南北和东西两条大街的十字路口的交通控制。-Verilog code written with the traffic lights of the FPGA project. Two north-south and east-west can be achieved Street intersection traffic control.
<袁媛> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] changzhentongbushizhong

说明：长帧同步时钟的verilog设计，供初学者使用和参考。-Long fr a me synchronization clock verilog design for beginners to use and reference.
<靖文祥> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] KEYBOARD

说明：Recoplicación VHDL Keyboar, el contenido no cuenta con los derechos de publicación, por ello este sólo puede ser utilizado con fines académicos.
<mezzich> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] lcd1602

说明：基于VerilogHDL语言编写的LCD1602控制器-LCD1602 VerilogHDL language based controller
<周舟> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] dynamic-voltage-scaling

说明：用硬件描述语言编写的用于片上系统的低功耗的动态电压调节算法-Dynamic Voltage Scaling Algorithm designed in verilog Hard Descr iption Language using for low power of soc chips and some other pipelined design！
<吴晓青> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] usb_latest.tar

说明：USB 源码。Verilog实现的USB程序，用ISE打开工程文件即可-USB verilog code。-Verilog implementation USB program, open the project file with the ISE can be
<大斌> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] Verilog-code-guidelines

说明：verilog programming guide lines
<amina> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] latch

说明：关于闩锁效应的产生机理、触发条件、防止措施以及器件的闩锁测试的一个资料文件-This is a generation of latch-up mechanism , trigger conditions , measures and devices to prevent latch- test data file.
<袁桂毅> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] FPGA-codes

说明：无线通信FPGA设计一书中的源代码，包括matlab程序和FPGA初学者-codes of wireless communiction based on FPGA
<李永涛> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] Moore_Asynchronous_state_machine

说明：moore异步状态机verilog实现，通过异步时钟和两个输入来对输出的状态进行控制，比同步状态机有更广泛的应用。-the moore asynchronous state machine verilog implementation, asynchronous clock and two input to the output state control, have a much wider application than the
<李莫> 在 2025-04-25 上传 | 大小：191kb | 下载：0