[VHDL编程] cpld

说明：This file is gotten from the web.
<liu> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] f_adder

说明：用VHDL语言采用串行方法实现用1位全加器实现4位全加器-Using VHDL language using the serial method of using a full adder realize four full adder
<chenli> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] SCI

说明：VHDL写的SCI接口。quartusII6.0的工程！-SCI interface written in VHDL. quartusII6.0 works!
<sunhao> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] dualporttst-1_0

说明：xilinx 开发板原程序，双口RAM控制-Xilinx development board the original procedures, dual-port RAM control
<zhang> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] i2cverilog

说明：采用verilogHDL编写的I2C接口及SPI接口模块，经过测试 相当不错 COPY过去可直接使用-VerilogHDL prepared using I2C interface and SPI interface module, tested pretty good the past can be directly used COPY
<zyq> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] EDA-test-models

说明：EDA实验中用到的常用模块周立功程序资料参考-Commonly used in the experiment module EDA
<yhs402> 在 2025-04-25 上传 | 大小：191kb | 下载：0

[VHDL编程] Sevensegnemt

说明：Seven Segment Decode And Display All HEX,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-04-25 上传 | 大小：192kb | 下载：0

[VHDL编程] s3e_pin

说明：a light weight IP for ethernet communication
<eng_mohamed > 在 2025-04-25 上传 | 大小：192kb | 下载：0

[VHDL编程] VERILOG_USB2.0源代码

说明：基于verilog针对CY68013开发的USB通信程序(USB communication program based on Verilog for CY68013 development)
<哈哈凸> 在 2025-04-25 上传 | 大小：192kb | 下载：0

[VHDL编程] uart_txd

说明：用VHDL实现的串口数据发送模块。使用的软件为ISE和modelsim。(Serial data transmission module implemented with VHDL.The software used is ISE and modelsim.)
<xdytf> 在 2025-04-25 上传 | 大小：192kb | 下载：0

[VHDL编程] lab2

说明：lab 2:Getting Started with Xilinx System Generator
<mohsaber> 在 2025-04-25 上传 | 大小：192kb | 下载：0

[VHDL编程] 08167129pllverilog

说明：PLL CONFIGUARTION USING FOAGA IN VERILOG LANGUAGE
<nassrou> 在 2025-04-25 上传 | 大小：192kb | 下载：0