资源列表
[VHDL编程] FPGA_control_ADF7021
说明:用FPGA控制射频芯片ADF7021的Verilog程序-Verilog program the FPGA to control the RF chip ADF7021<孙九生> 在 2025-04-25 上传 | 大小:263kb | 下载:0
[VHDL编程] pci_postcode
说明:Postcode Anzeige für einen CPLD<sinp0915> 在 2025-04-25 上传 | 大小:263kb | 下载:0
[VHDL编程] The-FPGA--fractional-divider
说明:The FPGA-based realization of the fractional divider<马俊汉> 在 2025-04-25 上传 | 大小:263kb | 下载:0
[VHDL编程] project3_1
说明:逐次进位加法器,HDl verilog语言编写,能在DE2上运行-Successive carry adder, HDl verilog language, able to run on the DE2<董凯明> 在 2025-04-25 上传 | 大小:263kb | 下载:0
[VHDL编程] ledtest
说明:4个8*8的点阵组合成一个16*16点阵,让其显示汉字 verilog语言 学习交流-Combination of four 8* 8 dot matrix into a 16* 16 dot matrix display Chinese characters allowed verilog language learning exchanges<yangjunyan> 在 2025-04-25 上传 | 大小:263kb | 下载:0
[VHDL编程] seven-segment-encoder
说明:七段译码器,实现七段译码器的显示功能,使用VHDL语言写成-seven-segment encoder<hp> 在 2025-04-25 上传 | 大小:263kb | 下载:0
[VHDL编程] Uart_to_bus
说明:The UART to Bus IP Core is a simple command parser that can be used to access an internal bus via a UART interface. The parser supports two modes of operation: text mode commands and binary mode commands. Text mode comma<borhan> 在 2025-04-25 上传 | 大小:263kb | 下载:0