[VHDL编程] risc

说明：RISC_CPU 是一个复杂的数字逻辑电路,采用精简指令集,寻址空间位 8K,它的基本部件可分成八个 基本部件 -RISC_CPU is a complex digital logic circuits, using reduced instruction set, addressing space bit 8K, and its basic components can be divided into eight basic
<chen> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] AVMandURMtoOVMMigration-Paper

说明：this is good document describing the design transformation
<sachin> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] Verilog

说明：verilog参考例子，有简单的compare，有时序电路，源代码和仿真-examples using verilog
<王一小> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] AD0809

说明：AD0809的采样控制设计，经过试验成功了得-AD0809 sampling control design
<shicunying> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] Automatically

说明：硬件加速器自动生成白皮书 (PDF)里面有介绍alteraFPGA的硬件消息资料可以供初学者学习-Automatically generate the hardware accelerator white paper (PDF) which has introduced alteraFPGA hardware information can be found for beginners to learn
<lanqiqing> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] sine

说明：使用verilogHDL实现sin函数，打开工程文件可直接调用signaltap在电脑上察看波形。-Use verilogHDL achieve sin function, open the project file can be called directly on the computer look signaltap waveform.
<于志宏> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] exp1.3_decoder3_8

说明：用VHDL及verylog语言实现3_8译码器的功能，可以在Quartus II上实现-Using VHDL and verylog language 3_8 decoder function, you can achieve in Quartus II
<davidye> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] AUTO_BUY

说明：自动售货机fpga altera DE2-fpga altera DE2 autobuy
<范梁> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] Verilog-for-special-ciucuit-design-

说明：华为内部员工学习资料，对于想进华为的朋友会有很大帮助。-The internal staff s learning materials in huawei is more helpfull for someone who want to go to huawei.
<丁小娇> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] sequential-detactor

说明：本次例程包括七阶伪随机序列发生器、序列码检测器，奇偶校验器、CRC（循环冗余）校验器，并附有FPGA的代码和仿真。-The routines including seven order pseudo-random sequence generator, sequence yards detector, parity validator, CRC (cyclic redundancy) validator, and with FPGA c
<明晓昕> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] Verilog-practice-and-to-explain

说明：《Verilog练习和讲解.pdf》一个入门级很好的Verilog语言讲解与练习-"Verilog exercises and explain. Pdf" a good entry-level Verilog language to explain and practice
<lujianlin> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] juanji2

说明：本程序是在Xilinx ISE上编写的，它完成（2,1,6）卷积码的译码工作。里面有源程序和用以仿真的测试文件-The program is written on Xilinx ISE, it completed (2,1,6) convolutional code decoding. Source and for the simulation of the test file inside
<杨招泳> 在 2025-04-24 上传 | 大小：262kb | 下载：1