[VHDL编程] FPGA_LMS

说明：VHDL写的LMS算法程序。利用本地正弦信号，根据LMS算法对输入信号进行跟踪。用以产生和输入信号同频同相的本地信号。-VHDL LMS algorithm written procedures. The use of local sinusoidal signal, according to the LMS algorithm for tracking the input signal. Used to produce and the
<黄鹤> 在 2025-04-25 上传 | 大小：264kb | 下载：1

[VHDL编程] cpu86model

说明：关于8086的软核fpga代码，可以直接再fpag的开发板上调试，好用而且是免费的-on the 8086 soft-core fpga code can then direct the development fpag board debugging, handy and free
<赵春生> 在 2025-04-25 上传 | 大小：264kb | 下载：1

[VHDL编程] people4

说明：这是我自己写的4人表决器源码，在xilinx Spartan3E 上已经调试成功，拿出来与大家分享！-that I wrote four voting machine source code, In xilinx Spartan3E debugging has been successful, with the show to share with you!
<许的开> 在 2025-04-25 上传 | 大小：264kb | 下载：0

[VHDL编程] pinlv

说明：基于单片机与CPLD的 等精度频率计，VHDL语言-Based on SCM and CPLD
<王攀> 在 2025-04-25 上传 | 大小：264kb | 下载：0

[VHDL编程] sram

说明：FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等-FPGA to the SRAM write data (VHDL programming), contains general fifo, sram, etc.
<王刚> 在 2025-04-25 上传 | 大小：264kb | 下载：0

[VHDL编程] lcd_zifu

说明：关于lcd的vhdl程序代码，分三个模块，经过验证无误-On the lcd of the VHDL code, is divided into three modules, proven correct
<4564564654> 在 2025-04-25 上传 | 大小：264kb | 下载：0

[VHDL编程] VHDL_ALTERA_Max-EPM570-BELL

说明：ALTERA MAX-II-EPM570 VHDL Source code Bell , shematic 21EDA-ALTERA MAX-II-EPM570 VHDL Source code Bell , shematic 21EDA
<Raminiut> 在 2025-04-25 上传 | 大小：265kb | 下载：0

[VHDL编程] HUAWEI-Verilog

说明：华为公司的Verilog HDL典型电路设计指导，仅供公司内部使用，内含全部源码，有很大的硬件设计指导意义。-Huawei s Verilog HDL typical circuit design guidance for internal company use, containing all the source code, there are a lot of hardware design guide
<张有鹏> 在 2025-04-25 上传 | 大小：265kb | 下载：0

[VHDL编程] Mojo-FSM

说明：Finit state machine proce-Finit state machine process
<Sat> 在 2025-04-25 上传 | 大小：265kb | 下载：0

[VHDL编程] 22

说明：VHDL出租车计费器设计论文文档，word格式，内容详细，介绍完整，功能强大。-Taxi meter VHDL design paper documents, word format, detailed descr iption complete and powerful.
<wzl> 在 2025-04-25 上传 | 大小：265kb | 下载：0

[VHDL编程] 7_1

说明：电路端口为：异步清零输入端口rst，输入时钟clk_in，输出时钟clk_out。并分别采用两种以上的方法实现。(Frequency divider circuit port is: Asynchronous Clear input port rst, input clock clk_in, output clock clk_out. And use two or more methods to achieve.)
<白学 > 在 2025-04-25 上传 | 大小：265kb | 下载：0

[VHDL编程] 基于FPGA的等精度频率计的设计

说明：基于FPGA的频率计，采用的方法为等精度。(Frequency meter based on FPGA)
<juese > 在 2025-04-25 上传 | 大小：265kb | 下载：1