资源列表

« 1 2 ... .58 .59 .60 .61 .62 1863.64 .65 .66 .67 .68 ... 4311 »

[VHDL编程dianzheng6.2banben

说明:8*8点阵的实现,循环显示vhdl四个字母-8* 8 lattice the realization cycle shows vhdl four letters
<jerry> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程Song_FPGA

说明:这是一个FPGA的实验源码,可以实现对一段音乐的播放。用Verilog语言编写的,对初学者会有一定的帮助。-This is a source of FPGA can be achieved on a music player. Verilog language used, for beginners will be of some help.
<tangxiaobin> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程traffic_lamp

说明:用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者-verlog language used is an addendum to the good of the experiment (traffic light control), particularly suitable for FPGA/CPLD beginners
<leolili> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程VHDL_electronic_organ

说明:简易电子琴,可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴,利用GW48作为课程开发硬件平台,键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。-Simple organ, can play music. The main contents of this curriculum design is based on the VHDL language and the use of digit
<lsb> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程MAXPLUS

说明:这是一本介绍MAXPLUS的书,讲的浅显易懂,希望对大家有点用-This is an introductory book MAXPLUS, talk about easy to understand, I hope all of you a bit with
<wyq> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程vhld_fpga_box

说明:Verilog 编写的波形发生器,可发生正弦波,三角波,方波,可以调频-Prepared Verilog waveform generator, can occur sine, triangle wave, square wave, you can FM
<ivan> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程latch3

说明:A latch3 written in VHDL.
<Matheus> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程multiplexer

说明:几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
<kk> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程ActelFPGA_Camera_ApplicationNote

说明:摄像头的使用在当今信息化社会中越来越被重视,它可以实时采集现场环境信息,被广 用于安防、工业、交通、商业、金融、体育、军事等领域。本方案主要是基于 Actel Fla 构的 FPGA 来实现视频数据转换、 SDRAM 缓存控制、 TFT 时序控制等功能, 并通过 FPG 活的结构实现摄像头图像的采集与数据处理的功能。 -ActelFPGA_Camera_ApplicationNote
<zxx359654879> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程123

说明:一个用VHDL语言编辑的一个8位的用于相等比较的比较器-easy
<XC> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程clock

说明:基于vhdl的数字钟,分别由6个数码管显示24小时、60分钟、60秒的计数显示;设有校时、校分、秒清零校正功能,分别由3个按键控制;验证可用。-On vhdl digital clock, respectively, by 6 digital tube display 24 hours, 60 minutes, 60 seconds of the count display with school hours, school hour
<ly> 在 2025-04-25 上传 | 大小:261kb | 下载:0

[VHDL编程371231d

说明:file information such as datasheet
<keyurm> 在 2025-04-25 上传 | 大小:262kb | 下载:0
« 1 2 ... .58 .59 .60 .61 .62 1863.64 .65 .66 .67 .68 ... 4311 »

源码中国 www.ymcn.org