资源列表
[VHDL编程] 61i_reloadable_da_fir_v8_0_vhdl_ise
说明:FIR Filter+Xilinx ISE<rocky> 在 2025-04-24 上传 | 大小:94kb | 下载:0
[VHDL编程] cvvhhdl_vgao
说明:彩条信号发生器使用说明使用模块有:VGA接口、脉冲沿模块、时钟源模块。 使用步骤:1.打开电源+5V2.信号连接,按下表将1K30信号与实际模块连接好。3.1K30板板连接好并口线,并将程序源码加载。4.将将彩色显示出来器的线与VGA接口连接好。5.彩条信号就能在显示出来器中产生,通过脉冲沿模块按键MS1能改变产生彩条的 可直接使用。 -The color bar signal generator using the module:<举例> 在 2025-04-24 上传 | 大小:94kb | 下载:0
[VHDL编程] verilog--sram
说明:ram的fpga应用,用verilog语言实现,适用于cyclone 2系列-ram the fpga application verilog language applicable to cyclone 2<sunlin> 在 2025-04-24 上传 | 大小:94kb | 下载:0
[VHDL编程] ep1c6_21_uart
说明:串口发送接收测试模块,FPGA基础实验学习,欢迎大家下载。-Serial receiver test modules, FPGA-based experiential learning, welcome to download.<川虎> 在 2025-04-24 上传 | 大小:94kb | 下载:1
[VHDL编程] Odd-Frequence-Dividing-Circuit
说明:一种奇数分频电路的设计方法,采用verilog HDL描述。修改代码中参数可以进行任意奇数分频,包含了设计文档和源代码。-A design of odd frequence dividing circuit is presented, which is described by verilog HDL。Change the parameter in code, one can get any odd numbers of frequen<zhouwen> 在 2025-04-24 上传 | 大小:94kb | 下载:0
[VHDL编程] verilogsram
说明:一个基于verilog的sdram读写控制器,可以将数据写入sdram并读回。-One based on the sdram verilog write controller, data can be written to and read back sdram.<陈栋磊> 在 2025-04-24 上传 | 大小:94kb | 下载:0
[VHDL编程] Double_FPU.PDF
说明:floating point unit code it is very usefull for development of floating point units<harsha> 在 2025-04-24 上传 | 大小:94kb | 下载:0