[VHDL编程] pong

说明：Verilog code pong the game
<ivan> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA的高速图像采集／处理卡 主要内容为高性能FPGA作为核心的高速图像采集处理卡的应用-FPGA-based high-speed image acquisition/processing card mainly for high performance FPGA as the core of the high-speed image acquisition and processing card applications
<郭天然> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] 3

说明：电子数字钟设计实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。-Electronic digital clock is actually a standard frequency (1Hz) to count the counting circuit. Oscillator clock signal thr
<wang> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] 21POINT.tar

说明：21点游戏的FPGA实现，使用VHDL语言，已经测试成功。-21-point game of the FPGA implementation
<heiscsy> 在 2025-03-20 上传 | 大小：318kb | 下载：1

[VHDL编程] fenpin

说明：verilog语言编写的分频程序，可以通过defpram实现任意整数任意占空比分频，有详细注释-divider verilog language program can be achieved through defpram arbitrary integer divide any duty, detailed notes
<蔡琛> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] CPLD-FPGA

说明：CPLD FPGA嵌入式应用开发技术白金手册配套源码-CPLD FPGA embedded application development technology platinum manual matching the source code
<jwg> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] vga256

说明：利用verilog编写的可以在vga上动态显示256种颜色，自己的DIY之作。-You can use verilog prepared dynamic display 256 colors on vga, make your own DIY' s.
<灵湖仙梦> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] 2

说明：Computer hardware curriculum design, use QUARTUS II completed the experiment.
<1> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] m_xulie

说明：这是用verilogHDL写的m序列发生器，简单易用，代码非常易读-It is written verilogHDL m sequence generator, easy to use, the code is very easy to read
<Bob> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] Cordic

说明：block-matching 3D filtering (BM3D) [2], and low-rank regularization [3], single-image based denoising performance has greatly improved, with image details well recovered when the image is slightly noisy. However, w
<Maddy> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] quanjia

说明：通过VHDL语言编写的一位全加器程序，该程序是经过元件例化的方式实现-VHDL language through a full adder program, which is the result of component instantiation way to achieve
<林迷糊> 在 2025-03-20 上传 | 大小：318kb | 下载：0

[VHDL编程] multi

说明：基于Verilog HDL 的乘法器，可以实现一些功能的计算(Multiplier based on Verilog HDL)
<五小客> 在 2025-03-20 上传 | 大小：318kb | 下载：0