文件名称:fenpin
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog语言编写的分频程序，可以通过defpram实现任意整数任意占空比分频，有详细注释-divider verilog language program can be achieved through defpram arbitrary integer divide any duty, detailed notes
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fenpin\db\fenpin.asm.qmsg
......\..\fenpin.asm.rdb
......\..\fenpin.cbx.xml
......\..\fenpin.cmp.bpm
......\..\fenpin.cmp.cdb
......\..\fenpin.cmp.hdb
......\..\fenpin.cmp.idb
......\..\fenpin.cmp.kpt
......\..\fenpin.cmp.logdb
......\..\fenpin.cmp.rdb
......\..\fenpin.cmp0.ddb
......\..\fenpin.cmp_merge.kpt
......\..\fenpin.db_info
......\..\fenpin.eda.qmsg
......\..\fenpin.fit.qmsg
......\..\fenpin.hier_info
......\..\fenpin.hif
......\..\fenpin.ipinfo
......\..\fenpin.lpc.html
......\..\fenpin.lpc.rdb
......\..\fenpin.lpc.txt
......\..\fenpin.map.ammdb
......\..\fenpin.map.bpm
......\..\fenpin.map.cdb
......\..\fenpin.map.hdb
......\..\fenpin.map.kpt
......\..\fenpin.map.logdb
......\..\fenpin.map.qmsg
......\..\fenpin.map.rdb
......\..\fenpin.map_bb.cdb
......\..\fenpin.map_bb.hdb
......\..\fenpin.map_bb.logdb
......\..\fenpin.pplq.rdb
......\..\fenpin.pre_map.hdb
......\..\fenpin.pti_db_list.ddb
......\..\fenpin.root_partition.map.reg_db.cdb
......\..\fenpin.routing.rdb
......\..\fenpin.rtlv.hdb
......\..\fenpin.rtlv_sg.cdb
......\..\fenpin.rtlv_sg_swap.cdb
......\..\fenpin.sgdiff.cdb
......\..\fenpin.sgdiff.hdb
......\..\fenpin.sld_design_entry.sci
......\..\fenpin.sld_design_entry_dsc.sci
......\..\fenpin.smart_action.txt
......\..\fenpin.sta.qmsg
......\..\fenpin.sta.rdb
......\..\fenpin.sta_cmp.8_slow.tdb
......\..\fenpin.syn_hier_info
......\..\fenpin.tis_db_list.ddb
......\..\fenpin.tmw_info
......\..\fenpin.vpr.ammdb
......\..\logic_util_heursitic.dat
......\..\prev_cmp_fenpin.qmsg
......\fenpin.qpf
......\fenpin.qsf
......\fenpin.qws
......\fenpin.v
......\fenpin.v.bak
......\fenpin_nativelink_simulation.rpt
......\fir.xml
......\incremental_db\compiled_partitions\fenpin.db_info
......\..............\...................\fenpin.root_partition.cmp.ammdb
......\..............\...................\fenpin.root_partition.cmp.cdb
......\..............\...................\fenpin.root_partition.cmp.dfp
......\..............\...................\fenpin.root_partition.cmp.hdb
......\..............\...................\fenpin.root_partition.cmp.kpt
......\..............\...................\fenpin.root_partition.cmp.logdb
......\..............\...................\fenpin.root_partition.cmp.rcfdb
......\..............\...................\fenpin.root_partition.map.cdb
......\..............\...................\fenpin.root_partition.map.dpi
......\..............\...................\fenpin.root_partition.map.hbdb.cdb
......\..............\...................\fenpin.root_partition.map.hbdb.hb_info
......\..............\...................\fenpin.root_partition.map.hbdb.hdb
......\..............\...................\fenpin.root_partition.map.hbdb.sig
......\..............\...................\fenpin.root_partition.map.hdb
......\..............\...................\fenpin.root_partition.map.kpt
......\..............\README
......\output_files\Chain1.cdf
......\............\fenpin.asm.rpt
......\............\fenpin.done
......\............\fenpin.eda.rpt
......\............\fenpin.fit.rpt
......\............\fenpin.fit.smsg
......\............\fenpin.fit.summary
......\............\fenpin.flow.rpt
......\............\fenpin.jdi
......\............\fenpin.map.rpt
......\............\fenpin.map.summary
......\............\fenpin.pin
......\............\fenpin.pof
......\............\fenpin.sof
......\............\fenpin.sta.rpt
......\............\fenpin.sta.summary
......\simulation\modelsim\fenpin.sft
......\..........\........\fenpin.vo
......\..........\........\fenpin_fast.vo
......\..........\........\fenpin_modelsim.xrf
......\..........\........\fenpin_run_msim_rtl_verilog.do
......\..........\........\fenpin_v.sdo