[VHDL编程] DE2_CCD_gray

说明：运用mt9m111cmos图像传感器和DE2开发板采集和显示图像的verilog程序。
<well1004> 在 2011-05-03 上传 | 大小：315.87kb | 下载：0

[VHDL编程] blocking_nonblocking

说明：讲述阻塞与非阻塞赋值的资料，很不错的资料，其实vhdl和verilog差别不打的-Obstructive and non-blocking assignment on the information, very good information, in fact, differences between VHDL and Verilog do not fight
<江南> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] szsz

说明：数字时钟vhdl实现-Digital Clock VHDL to achieve
<黄朝谦> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] VHDL

说明：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。 -This article describes the use of example
<黄鹏曾> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] S4_LCD_VHDL

说明：基于ep1c6的vhdl的lcd控制程序实例 -Based on the VHDL ep1c6 the lcd control procedures examples
<ones> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] VHDL_fenpin

说明：利用FPGA进行分频期的设计，包括小数，分数等分频-Frequency for the use of FPGA design phase, including the decimal, the frequency scores of sub-
<张兆伟> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] test_bench

说明：Test benching in VHDL
<ali> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] divclock

说明：基于VHDL的各种分频器的设计。很好用，可修改成各种通用分频器-VHDL-based design of the various divider. Very good, and can be modified into a variety of common divider
<远 额> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] f_adder_4bit

说明：四位二进制全加器，用原理图输入的形式实现，在Quartus II 5.1下编译通过。-4 binary full adder, with schematic input in the form of implementation, compiled in the Quartus II 5.1 adoption.
<lzj> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] vhdl-100

说明：本资料中有100个vhdl的例子，是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
<qianmi> 在 2025-03-20 上传 | 大小：315kb | 下载：0

[VHDL编程] bmp2bin

说明：将BMP图像信息转换成coe文件,用与Xilinx fpga的ROM初始化-turn the information of BMP to coe document for Xilinx FPGA
<liling> 在 2025-03-20 上传 | 大小：316kb | 下载：0

[VHDL编程] shiyan_2_1

说明：这是一个VHDL写的数据选择器，正确仿真和验证，是初学者好例子。-This is a write VHDL data selector, correct simulation and verification, is a good example for beginners.
<wzl> 在 2025-03-20 上传 | 大小：316kb | 下载：0