[VHDL编程] VGA

说明：简单的通过FPGA控制实现的VGA显示（verilog源码）-Through the FPGA to control the realization of the VGA display (Verilog source code)
<guotao> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] alu

说明：module alu (ina,inb,ALU_BUS,S,cout,y,clk) input[7:0] ina input[7:0] inb input ALU_BUS,clk input[2:0] S output cout output[7:0] y reg cout reg[7:0] y always @(posedge clk) begin if(A
<suhuhu> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] I2C_TEST

说明：verilog写的AT24C02的连续读和连续写，供大家参考-verilog write AT24C02 sequential read and written continuously, for your reference. .
<吕俊> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] pci-board_latest.tar

说明：Its a source code for pci board in verilog language.
<bhaumik> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] ads1282_code

说明：用VHDL写的控制TI公司32位高精度ADC的程序，可以可靠运行，已经应用于实际项目-Control TI' s 32-bit precision ADC program written using VHDL, reliable operation, has been applied to the actual project
<陈耀弘> 在 2025-03-02 上传 | 大小：468kb | 下载：1

[VHDL编程] DIGITAL_TIMER

说明：用FPGA开发的多功能电子时钟，能够设置闹钟，调试-FPGA development of multi-functional electronic clock, set the alarm, commissioning
<任红炎> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] pci_verilog_target

说明：这是一个Verilog源代码写的PCI从设备参考设计。-This block is the Verilog source code for the Vantis 32 bit 33Mhz PCI Target Reference Design.
<jack> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] SCHK

说明：ise13.2环境下VHDL编写的8位序列检测器+仿真波形-ise13.2 environment in VHDL 8 sequence detector+ simulation waveforms
<初末> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] SHFT8_BC

说明：ise13.2环境下VHDL编写8位并入串出移位寄存器+仿真波形-ise13.2 environment, VHDL, 8 String into a shift register+ simulation waveforms
<初末> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] div_freq

说明：使用Altera的FPGA开发的频率合成器，实现输入频率的二等分、四等分、八等分等。-Altera' s FPGA development using a frequency synthesizer, the realization of the input frequency halved and quartered, eight equal portions and so on.
<> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] DDS_Core_HSpeed_ADDA_C5H

说明： 基于FPGA的高速ADDA采集工程源代码，是基于ALTERA公司的CycloneⅡ芯片的工程示例。-FPGA-based high-speed ADDA acquisition project source code is an example of ALTERA engineering based company CycloneⅡ chips.
<安庆隆> 在 2025-03-02 上传 | 大小：468kb | 下载：0

[VHDL编程] lab9_1_1

说明：用verilog模拟一个十字路口的红绿灯。移动信息工程学院实验题-To implement a traffic light in verilog.The experiment of SMIE
<Wangchy> 在 2025-03-02 上传 | 大小：468kb | 下载：0