[VHDL编程] fpu_v18

说明：<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.vhd pre_norm_mul.vhd mul_24.vhd vcom serial_mul.vhd post_norm_mul.vhd pre_norm_div.vhd serial_div.vhd
<陈朋> 在 2025-03-03 上传 | 大小：466kb | 下载：0

[VHDL编程] DDRSDRAMControllerverilogcode

说明：这个设计是使用Virtex-4实现DDR的控制器的，设计分为三个主要模块：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。-This design is the use of Virtex-4 implementation of the DDR controller, the design is divided
<fdasfds> 在 2025-03-03 上传 | 大小：466kb | 下载：0

[VHDL编程] FPGA_DDR_SDRAMverilog

说明：基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。-Xilinx FPGA-based DDRSDRAM the control of the Verilog code, the use of the FPGA for the Virtex-4, to achieve a simple DDRSDRAM control (
<姜琰俊> 在 2025-03-03 上传 | 大小：466kb | 下载：0

[VHDL编程] I2C

说明：I2C的通信 除了I2C通信有关的代码外还包括了按键检测等代码-I2C communication in addition to code for I2C communication-related things, including the key detection code
<宋小柒> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] FPGA-AND-FIR

说明：基于FPGA的FIR滤波器设计与仿真文讨式算法系统的基本原理采用分布式算法-FPGA-based FIR filter design and simulation-type algorithms of the text discuss the basic principles of a distributed algorithm
<Jasen> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] DDS_Core_Norml_ADDA_C5H

说明：FPGA的例子程序，值得借鉴和实验使用。-Examples of programs the FPGA, it is worth learning and experimental use.
<田田> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] FPGA_1602

说明：基于vHDL的LCD1602的驱动源代码，使用好，方法简单，下载可用-LCD1602-driven based on vHDL source code, using good, simple download available
<liu> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] uart1_success

说明：可以实现电脑和FPGA的串口通信，传送的数据在数码管上显示-Computer and FPGA serial communication, the transmission of data on the digital display
<追风> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] Multi-functional-electronic-watch

说明：多功能电子表。代码详细，有解释。已经经过检验。Ti的FPGA用。-Multifunction electronic table. Code in detail, explain. Have been tested. Ti' s FPGA.
<candor zhang> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] Watch

说明：秒表功能电路,实现起动、停止等秒表计时功能。-Stopwatch function circuit, start, stop, etc. stopwatch function.
<cameion> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] Project-verilog-taxi

说明：纯verilog语言编写实现了出租车计费系统的打包好的quartus ii工程。-Pure verilog language to achieve a good package quartus ii engineering taxi billing system.
<李泽> 在 2025-03-03 上传 | 大小：467kb | 下载：0

[VHDL编程] license_ISE_11_to_12_AVNET-yyy

说明：ise11.1的license，包括了fifo等IP核，谢谢大家的光顾。-ise11.1‘s license which provided some ip like fifo.
<yyy> 在 2025-03-03 上传 | 大小：467kb | 下载：0