资源列表

« 1 2 ... .25 .26 .27 .28 .29 1330.31 .32 .33 .34 .35 ... 4311 »

[VHDL编程data_transfer

说明:同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to c
<chengp> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程newDPLLdesign

说明:使用VHDL语言进行数字锁相环的设计,pdf格式,可以打开-The use of VHDL language design of digital phase-locked loop, pdf format, you can open
<国家> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程xapp856

说明:基于FPGA的SFI接口实现(VHDL,Verilog and doc)-SFI-4.1 16-Channel SDR Interface with Bus Alignment
<wicky> 在 2025-02-27 上传 | 大小:543kb | 下载:0

[VHDL编程altera_up_avalon_rs232

说明:altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical
<柳春青> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程ModelSim

说明:verilog Source code for DCT
<Bilal> 在 2025-02-27 上传 | 大小:543kb | 下载:1

[VHDL编程pinlv_ji

说明:能够测量外部信号的频率,并显示。程序内部能产生三种频率的信号,以便对频率计进行调试-To measure the frequency of the external signal, and displayed. Process can produce three kinds of frequencies within the signal, in order to debug the frequency meter
<大机子> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程song

说明:基于verilog实现的音乐程序,很好听啊-Verilog implementation based on the music program, good to hear ah
<Zhang> 在 2025-02-27 上传 | 大小:543kb | 下载:0

[VHDL编程Music-Player-by-buzzer

说明:基于蜂鸣器的音乐播放器。用于NIOS2里面,基于SOPC Builder开发-Music player based on the buzzer. For NIOS2 which, based on the SOPC Builder development
<李寅鑫> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程test

说明:Verilog example test-Verilog example
<yujunfeng> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程chuanxingkou

说明:串行口的发送程序,工程文件,仿真文件,验证可行-The serial port of the sending program, project files, simulation files
<li peng> 在 2025-02-27 上传 | 大小:544kb | 下载:0

[VHDL编程eda

说明:一百进制计数器,以十进制计数器为模板增加十位计数,可类比写出多位计数器。九十九清零。-One hundred binary counter, decimal counter increased ten count as a template, you can write a number of analog counter. Ninety-nine cleared.
<陈睿祺> 在 2025-02-27 上传 | 大小:545kb | 下载:0

[VHDL编程verilogiic1121

说明:fpga通过i2和e2prom通信,调试通过,可以直接拿来用-the test is ok
<宋敏> 在 2025-02-27 上传 | 大小:545kb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 1330.31 .32 .33 .34 .35 ... 4311 »

源码中国 www.ymcn.org