[VHDL编程] SDRAM verilog

说明：基本包涵主流SDRAM控制器 verilog语言
<stephenmoon@126.com> 在 2010-11-22 上传 | 大小：541.84kb | 下载：1

[VHDL编程] verilog1111

说明：verilog数字系统设计教程 所有例题的源程-Verilog Digital System Design Guide examples of all-source
<丁强> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] taix_fee

说明：verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System
<yukiflower> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] monileselect

说明：手机号码归属地查询,代码详尽，简单易懂，欢迎使用！-hello!welcome to my code !thank you !
<fei ge> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] dfg

说明：如何用正确的使用VHDL描述三态电路-How to use VHDL to describe the three-state circuit iiiiiiiiiiiiiiii
<djs> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] a3951ddd-b7c8-4598-b873-4cefbaf1d211

说明：Altera公司的FPGA器件内带PLL的详细中文使用手册-Altera' s FPGA device PLL with a detailed user manual in Chinese
<chx> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] 3

说明：一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part3
<XC> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] CyclonePLL

说明：Cyclone™ FPGA具有锁相环（PLL）和全局时钟网络，提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件，就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟，使内部工作的时
<裴雷> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] 53607892SRAM_2

说明：SRM程序，好东西啊。都看看吧-SRM program, a good thing ah. Ha ha ha, look at it
<yang> 在 2025-02-27 上传 | 大小：541kb | 下载：0

[VHDL编程] traffic

说明：此例实现具有特权交通灯的控制，可实现规定方向为绿灯或者红灯，另外方向为红灯或绿灯。数码管显示，亮灯持续时间。-failed to translate
<jack> 在 2025-02-27 上传 | 大小：542kb | 下载：0

[VHDL编程] CMOS_Transistor_Layout_KungFu9

说明：cmos transitor layout rules micron
<pravin> 在 2025-02-27 上传 | 大小：542kb | 下载：0

[VHDL编程] ADTLC549

说明：ADTLC549测量电压实验程序，为电压的采集，ADTLC549的驱动程序，为verilog编写的程序-The ADTLC549 measuring voltage experimental procedure for the acquisition of the voltage, driver ADTLC549 programs written in verilog
<lsw> 在 2025-02-27 上传 | 大小：542kb | 下载：0