[VHDL编程] shuzhijietiaoqu

说明：基于FPGA的全数字调制解调器设计实例，包含有Matlab程序和Quartus程序-FPGA-based all-digital modem design example, contains the procedures and Quartus program Matlab
<> 在 2025-02-24 上传 | 大小：641kb | 下载：0

[VHDL编程] dds

说明：DDS数字频率合成器，使用很方便，整个工程下载，vhdl语言-DDS digital frequency synthesizer, using the very convenient to download the whole project, vhdl language
<陈星> 在 2025-02-24 上传 | 大小：641kb | 下载：0

[VHDL编程] booth

说明：BOOTH MULTIPLIER IN VHDL
<SHRAYANTH> 在 2025-02-24 上传 | 大小：641kb | 下载：0

[VHDL编程] S7_PS2_LCD

说明：1、ps/2键盘输入，通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符 3、其中键盘上的backspce键是用来清屏的 4、当lcd上显示满字符时，在按下按键自动清屏，从第一行显示。-1, ps/2 keyboard input, through the led display ascii code 2, wait 1s can input characters lcd display 3, in whi
<shi> 在 2025-02-24 上传 | 大小：641kb | 下载：0

[VHDL编程] VGA_LCD_display

说明：fpga开发板配合VGA接口，连接显示器来显示的程序，可以用来熟悉VGA接口的基本知识-fpga development board with VGA interface, connect the monitor to display the program can be used to familiar with the basic knowledge of VGA interface
<张强> 在 2025-02-24 上传 | 大小：641kb | 下载：0

[VHDL编程] vhdl-beginner

说明：很好的VHDL初学者资料，很好的VHDL初学者资料-Good information for beginners VHDL, VHDL good information for beginners
<张斌> 在 2025-02-24 上传 | 大小：642kb | 下载：0

[VHDL编程] bcdcounter

说明：本系统能够精确计时，具有复位、计时功能，可显示计时时间的分、秒和0.1秒等度量，最长计时为10分钟。-a clock based on VHDL
<张嘉男> 在 2025-02-24 上传 | 大小：641kb | 下载：0

[VHDL编程] altera_modelsim6.1g

说明：altera_modelsim 6.1仿真时常见问题的总结-altera_modelsim 6.1 Simulation summary of the Frequently Asked Questions
<王敬> 在 2025-02-24 上传 | 大小：642kb | 下载：0

[VHDL编程] cpld_ads7844_50M(9-24)

说明：用ads7844采集数据，用cpld做时序控制，通过串口观察和记录采集结果，用verilog编写，通过开发板验证-Collected data using ads7844 timing control with cpld verilog prepared by the serial observe and record collection results through the development board verificati
<王军> 在 2025-02-24 上传 | 大小：642kb | 下载：0

[VHDL编程] SW_HEX

说明：SW_HEX.rar是verilog编写的按键计数功能源代码-SW_HEX.rar is written in verilog achieve counting function keys
<黄信 > 在 2025-02-24 上传 | 大小：642kb | 下载：0

[VHDL编程] chapter_listing

说明：Embedded SoPC Design with Nios II Processor and Verilog Examples
<davido > 在 2025-02-24 上传 | 大小：642kb | 下载：0

[VHDL编程] counter

说明：counter by implementation vhdl
<abdallahreda > 在 2025-02-24 上传 | 大小：641kb | 下载：0