[VHDL编程] 123654vhaing

说明：八音自动播放电子琴设计 vhdl源码，文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octav
<杨领超> 在 2025-02-24 上传 | 大小：226kb | 下载：0

[VHDL编程] fpgaNDA

说明：内容是基于FPGA的DDR2 的读写操作-FPGA-based DDR2 content is read and write operations
<徐晓东> 在 2025-02-24 上传 | 大小：5.04mb | 下载：0

[VHDL编程] wallace

说明：wallace tree 用于16位乘法器的verilog 的 wallace tree代码 -wallace tree verilog file. 16bit wallace tree adder.
<Zachary> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] date_years

说明：日历系统和测试程序，主要通过年份和月份判断每个月有多少天。比较简陋-Calendar systems and testing procedures, mainly through the year and month to check how many days each month. Rather crude
<wlj> 在 2025-02-24 上传 | 大小：114kb | 下载：0

[VHDL编程] lcd1602

说明：FPGA，通过VHDL语言编程，来控制并点亮LCD1602-FPGA control LCD1602
<sw> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] radix4_1024fft

说明：radix4_1024fft源代码 其中包含addr_gen cfft4 div4limit等-radix4_1024fft source code which contains addr_gen cfft4 div4limit etc.
<郭才玮> 在 2025-02-24 上传 | 大小：208kb | 下载：1

[VHDL编程] Trafficlight

说明： 数字电路设计试验中用Verilog语言实现的 交通灯源码-Digital circuit design using Verilog language test traffic light source
<刘胜> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] sdramc_controller

说明：sdram 控制器 用verilog语言实现 可综合-sdram controller can be integrated with the verilog language
<alins> 在 2025-02-24 上传 | 大小：7kb | 下载：0

[VHDL编程] 5

说明：VHDL常用模板之与门、或门。。超实用！vhdl编程必备-VHDL templates of commonly used with the door, or door
<linnvel> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] 6_coder

说明：VHDL编写！8-3线编码器大全！ 包括 coder8_3.vhd 8线/3线编码器 coder8_3_1.vhd 8线/3线编码器 sn74ls148.vhd 8线/3线优先编码器 coder16_4.vhd 16线/4线优先编码器-VHDL write! 8-3 line encoder Daquan! Including coder8_3.vhd 8 line/3 line encoder coder8_3_1
<linnvel> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 7_decoder

说明：VHDL编写！数据选择器大全！ 包括： mux2to1.vhd 二选一电路 mux2_1.vhd 二选一电路 mux2_1.bdf 二选一电路 mux3to1.vhd 三选一电路 mux3to1_1.vhd 三选一电路 mux4to1.vhd 四选一电路 -VHDL write! Data selector Daquan! Including: mux2to1.vhd two choose a circu
<linnvel> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] Clock_Dividers_Made_Easy

说明：用verilog实现任意分频 包含可综合和不可综合代码-Arbitrary frequency with verilog contain comprehensive and non-integrated code
<alins> 在 2025-02-24 上传 | 大小：93kb | 下载：0