资源列表
[VHDL编程] adjust_clock
说明:可调时钟,4个按键调整小时,分,秒,verilog语言。包括测试程序-Adjustable clock, verilog language<梁世成> 在 2025-04-30 上传 | 大小:644kb | 下载:0
[VHDL编程] 8frequency
说明:8位数字频率计,利用数字信号发生器产生一定频率正弦波,得到验证。-8 digital frequency meter, proven.<张朗> 在 2025-04-30 上传 | 大小:644kb | 下载:0
[VHDL编程] USB-COM-routines
说明:使用CPLD实现的USB通讯与UART通讯相互转换,USB通讯速率可以达到20M 使用专用USB接口芯片cy7c68013芯片-Using CPLD implementation of USB communication and conversion between UART communication, USB communication speed can reach 20M using the dedicated USB inte<王礼俊> 在 2025-04-30 上传 | 大小:644kb | 下载:0
[VHDL编程] odd_div_ok_
说明:Learning FPGA students can see, this code USES the VHDL language written by an odd number of frequency divider, not only can learn QUARTUS software, also can better enhance the digital circuit design.<朱家林> 在 2025-04-30 上传 | 大小:644kb | 下载:0
[VHDL编程] vga-example
说明:Basic VGA implementation on the Altera DE1<copheks> 在 2025-04-30 上传 | 大小:645kb | 下载:0