[VHDL编程] abel-hdl

说明：lattice的abel-hel开发文档，对cpld开发的朋友会有用-the lattice-CAS documentation, the development of cpld be friends with
<evan> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] sanfenpin

说明：这是我自己编写的三分频，也就是奇数分频，占空比为1：1，当然如果需要其它奇数分频，只要将程序里面的N和counter修改即可-This was my third prepared by the frequency, which is odd hours, frequency and duty ratio of 1:1. Of course, if the needs of other odd hours, frequency, as l
<magma1981> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] EPM240_SCH_and_program

说明：EPM240 cpld 原理图+程序。 Verilog HDL语言。 程序有正弦波发生器，ADC0804直流采样和显示，汉字滚动，交通灯，键盘，显示程序，计数器等等。-Schematic diagram+ EPM240 cpld procedures. Sine wave generator procedures, ADC0804 DC sampling and showed that Chinese scroll, traff
<student88> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] TR0114VHDLLanguageReference

说明：TR0114 VHDL Language Reference
<王淼> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] ofdm_modulation

说明：Verilog code ofdm modulation
<KONGUVEL> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] spi_master_slave

说明：同步串行数据传输SPI的源代码，它可配置成主机或者从机，挂在总线上。-Synchronous serial data transmission the SPI--s source code, it can be configured as host or slave, hanging on a bus.
<jiangxingtong> 在 2025-02-24 上传 | 大小：646kb | 下载：0

[VHDL编程] CRC

说明：FPGA中并行实现CRC-CCITT标准的循环冗余校验码的生成-FPGA to achieve CRC-CCITT standard parallel cyclic redundancy check code generation
<黄欣睿> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] uartfifo

说明：一个基于verilog的fifo的例子，由数据产生模块产生数据传到fifo中，然后同过发送模块将数据发到上位机上。-One based on the fifo verilog example, by the data generation module generates data to the fifo, and then sent over the same module sends data to the host compute
<陈栋磊> 在 2025-02-24 上传 | 大小：646kb | 下载：0

[VHDL编程] jtd

说明：实现十字路*通灯控制 以及数码管显示 4个交通灯 以上板验证-Crossroads traffic light control and digital display four traffic lights above board verification
<梁琦> 在 2025-02-24 上传 | 大小：646kb | 下载：0

[VHDL编程] vga-example

说明：Basic VGA implementation on the Altera DE1
<copheks> 在 2025-02-24 上传 | 大小：645kb | 下载：0

[VHDL编程] timeclk

说明：数字时钟数码管显示时分秒，每一个小时蜂鸣器响2秒，课程设计，验证通过-Digital clock digital display minutes and seconds, every hour the buzzer 2 seconds, curriculum design, verification by
<董君> 在 2025-02-24 上传 | 大小：646kb | 下载：0

[VHDL编程] dma_ahb_latest.tar

说明：AHB DMA verilog源码 AHB总线 DMA接口源码(AHB bus DMA interface source code)
<翾飞FEI> 在 2025-02-24 上传 | 大小：646kb | 下载：0