[VHDL编程] vhdl

说明：电子书... ... ... ... ....vhdl-E-books ... ... ... ... ... ... ... ... .... vhdl
<> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] 68013FIFOIN

说明：Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。-Verilog HDL prepared CY7C68013 SLAVE FIFO interface program, the actual test can be used. Keep pace with the digital machine can be directly connected to tr
<huanghui> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] sin_sample_clock

说明：EP2C CYCONLY 系列的FPGA时钟测试程序，是由内部时钟分频后，点亮数码显示灯来证明的。绝对好用的程序。编写的执行效率很高-EP2C CYCONLY series FPGA clock test procedure is determined by the internal clock frequency, the lamp lit digital display to prove. Absolute-to-use progr
<LILI> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] lift_controler-verilog

说明：电梯控制程序！！ verilog 描述的-Elevator control procedures! ! described in verilog
<pan> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] vhdl

说明：fpga的时钟讲解，vhdl的，源代码，可以测试-fpga on the clock, vhdl, and source code, to test
<黎德才> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] Lattice-Machxo-FPGA-Loader

说明：Application note (source code + documentation) about how to use an FPGA (Lattice Machxo) to perform a ISP programming of a parallel flash.-Application note (source code+ documentation) about how to use an FPGA (Lattice M
<M V> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] final_7

说明：7. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw5、sw6二個，那麼只要sw5按下且放開後，七節燈管就顯示「5」，而只要sw6按下且放開時，七節燈管就更正顯示值「6」。-7. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of
<samaria> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] Quartus_ii_instruction

说明：本文为Quartus 简明教程。以设计一个简单的LED7段译码器为例介绍使用Quartus设计的全过程。-This article Quartus simple tutorial. To design a simple example to explain LED7 segment decoder using the Quartus design process.
<hwei> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] shouhuoji

说明：用Verilog语言实现自动售货机，外加实现课件-Automatic vending machines with the Verilog language, along with realization of courseware
<万小中> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] PL3106chipmanual

说明：PL3106芯片手册v1.1载波通信接收电路设计程序低压电力线载波-PL3106 chip Manual v1.1 carrier communication receiver circuit design program in power line carrier
<雨雨> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] FPGA-Channel-segmentation-design

说明：Channel segmentation design for symmetrical FPGAs.
<peace> 在 2025-04-30 上传 | 大小：649kb | 下载：0

[VHDL编程] LIP6201CORE_mp3

说明：MPEG3 MP3 Player VHDL source code-MPEG3 MP3 Player VHDL source code
<jc> 在 2025-04-30 上传 | 大小：649kb | 下载：1