[VHDL编程] UART_VHDL

说明：URAT异步通信接口的VHDL描述，可综合-URAT asynchronous communication interface VHDL descr iption can be integrated
<luyingc> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] alu

说明：设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证-Design into the digital arithmetic logic operation unit, in accordance with menu 74LS181
<623902748> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] final_9

说明：9. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2、 sw3、sw4四個，只要按下且放開任何的sw1、sw2鍵，都會讓七節燈管顯示值加「1」，而只要按下且放開任何的sw3、sw4，都會讓七節燈管顯示值加「2」。-9. For the key to enter a password lock, assuming that reset after the seven lamp displays "
<samaria> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] freq_meter

说明：Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
<Nick> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] 2006103117543339132

说明：解锁工具手机上锁可以用些解锁适用CPU是6225的-Unlocked cell phone can unlock tool to unlock the application of some of the CPU is the 6225
<张大> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] reference

说明：自己做IC课程设计的成果，用Verilog语言进行编写的。 主要是基于IEEE802.3的交织和解交织。中间可能有在解交织的时候，信号有一些移位，最初编写的时候自己没有发现，注意用的时候改正下。 还有是一些的实际项目中的代码，很具有参考价值-These are our IC design curriculum outcome, written with Verilog language. It is mainly abou
<gy> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] 5ALTERAFPGA

说明：5个ALTERA和FPGA的原理图 5个ALTERA和FPGA的原理图-5个ALTERA和FPGA的原理图
<刘泽栋> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] eetop.cn_Crack_Modelsim.SE.6.6

说明：Modelsim 6.6c keygen
<王京> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] daan

说明：白中英数字逻辑与数字系统第三版答案，包含了大部分答案，有具体分析！-Bai Zhongying third edition of Digital Logic and Digital System answer includes most of the answers, there are specific analysis!
<fengxuying> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] Verilog_CY7C68013-SLAVE-FIFO

说明：用VERILOG 编写 CY7C68013 usb数据采集SLAVE FIFO模式驱动程序 ，已验证过-Prepared with the VERILOG CY7C68013 usb data acquisition SLAVE FIFO mode driver, has proven
<高亮> 在 2025-02-24 上传 | 大小：652kb | 下载：0

[VHDL编程] sp3e_fifo

说明：xilinx spartan3e fifo读写测试工程 仿真通过。全套工程。-xilinx spartan3e fifo read and write test engineering simulation through.
<zzy> 在 2025-02-24 上传 | 大小：653kb | 下载：0

[VHDL编程] tst8

说明：verilog编写的键盘接口程序，带串口测试-verilog prepared by the keyboard interface program with serial test
<huanglei> 在 2025-02-24 上传 | 大小：653kb | 下载：0