资源列表

« 1 2 ... .06 .07 .08 .09 .10 1211.12 .13 .14 .15 .16 ... 4311 »

[VHDL编程clock

说明:verilog HDL 编写的时钟分频器-prepared by the clock divider verilog HDL
<luoxs> 在 2025-02-23 上传 | 大小:657kb | 下载:0

[VHDL编程64pointFFTR2MDC

说明:该工程实现了一个64点DIF FFT,verilog编写,采用R2MDC结构,通过Modelsim功能仿真,压缩包里有rtl代码,dc脚本,输出报告。-The project implements a 64-point DIF FFT, verilog compiled by R2MDC structure, through the Modelsim functional simulation, compression bag with
<ShuChen> 在 2025-02-23 上传 | 大小:657kb | 下载:0

[VHDL编程Projects-Suggested-for-FPGA-ASIC

说明:FPGA - ASIC file document
<pokok> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程I2S

说明:用verilog实现的 I2S 源码,可以直接通过Quartus运行-I2S implementation by verilog source code can be run directly through the Quartus ~ ~
<张哲> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程up-down-counter

说明:up down counter by verilog
<nedved> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程freq_counter_map

说明:带有单片机接口的 频率计 经本人测试 功能正常 -Frequency counter with a single-chip interface through my test function was normal
<shawn43> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程verilog

说明:八路彩灯控制系统,彩灯可以实现,从左到右顺次亮,全亮后逆次序渐灭。(2)从中间到两边对称地渐亮,全亮后仍由中间向两边逐次渐灭。(3)8路灯分两半,从左至右顺次渐亮,全亮后则全灭。-Eight lanterns control system, the lantern can be achieved, from left to right sequence bright, full brightness gradually eliminat
<chen> 在 2025-02-23 上传 | 大小:657kb | 下载:0

[VHDL编程moma_wid_RISC

说明:Nice one,very very enjoying
<Tat> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程Security-System

说明:The security system implemented monitors the state of eight doors (open or closed) and shows the state in leds when the selector indicate it. Also the number corresponding to the desired door is shown in a 7seg display.
<dokuro> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程lab3_1

说明:VHDL利用四位拨盘输入数据,输入两个数,显示于数码管,另两个数码管显示其取反,四个数字再留个数码管上以一秒为周期左移-VHDL use four dial input data, input two numbers displayed on the digital control, the other two digital display its negation, then leave a four-digit digital t
<刘天> 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程ad

说明:这是用vhdl语言实现ad转换的源码,用quartus实现。(ad transform using vhdl)
<JJJJJJJJJ > 在 2025-02-23 上传 | 大小:658kb | 下载:0

[VHDL编程HW1_alu_v1

说明:Arithmetic logic unit (ALU)是在電腦處理器之中其中一個組成單元,ALU 有 數學、邏輯、還有一些設計過的運算在電腦之中。(8-bit ALU Design is an unit of computer, it can process computation and logic.)
<陳陳> 在 2025-02-23 上传 | 大小:658kb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 1211.12 .13 .14 .15 .16 ... 4311 »

源码中国 www.ymcn.org