文件名称:verilogChapter-8
- 所属分类：
- VHDL编程
- 资源属性：
- [ASM] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 653kb
- 下载次数：
- 0次
- 提 供 者：
- Alice*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
续完chapter07,给出了从入门到工程应用的一些实例，可以帮助初学者通过学习实例了解和掌握硬件描述语言的基本知识。-Continued chapter07, from entry to the project are given some examples of applications that can help beginners learn instance by hardware descr iption language to understand and master the basics.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Chapter-8\can_controller\can_acf.v
.........\..............\can_bsp.v
.........\..............\can_btl.v
.........\..............\can_controller.cr.mti
.........\..............\can_controller.mpf
.........\..............\can_crc.v
.........\..............\can_defines.v
.........\..............\can_fifo.v
.........\..............\can_ibo.v
.........\..............\can_register.v
.........\..............\can_register_asyn.v
.........\..............\can_register_asyn_syn.v
.........\..............\can_register_syn.v
.........\..............\can_registers.v
.........\..............\can_testbench.v
.........\..............\can_testbench_defines.v
.........\..............\can_top.v
.........\..............\timescale.v
.........\..............\transcript
.........\..............\vsim.wlf
.........\..............\chart\Thumbs.db
.........\..............\.....\嗾8-10.bmp
.........\..............\.....\嗾8-11.bmp
.........\..............\.....\嗾8-12.bmp
.........\..............\.....\嗾8-14.bmp
.........\..............\.....\嗾8-15.bmp
.........\..............\.....\嗾8-16.bmp
.........\..............\.....\嗾8-17.bmp
.........\..............\.....\嗾8-20.bmp
.........\..............\.....\嗾8-21.bmp
.........\..............\.....\嗾8-22.bmp
.........\..............\.....\嗾8-5.bmp
.........\..............\.....\嗾8-8.bmp
.........\..............\chart
.........\..............\wave\can_acf.bmp
.........\..............\....\can_bsp.bmp
.........\..............\....\can_btl.bmp
.........\..............\....\can_crc.bmp
.........\..............\....\can_fifo.bmp
.........\..............\....\can_testbench.bmp
.........\..............\....\can_top.bmp
.........\..............\wave
.........\..............\.ork\_info
.........\..............\....\can_acf\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_acf
.........\..............\....\....bsp\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_bsp
.........\..............\....\.....tl\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_btl
.........\..............\....\....crc\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_crc
.........\..............\....\....fifo\_primary.dat
.........\..............\....\........\_primary.vhd
.........\..............\....\........\verilog.asm
.........\..............\....\can_fifo
.........\..............\....\....ibo\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_ibo
.........\..............\....\....register\_primary.dat
.........\..............\....\............\_primary.vhd
.........\..............\....\............\verilog.asm
.........\..............\....\can_register
.........\..............\....\............_asyn\_primary.dat
.........\..............\....\.................\_primary.vhd
.........\..............\....\.................\verilog.asm
.........\..............\....\can_register_asyn
.........\..............\....\................._syn\_primary.dat
.........\..............\....\.....................\_primary.vhd
.........\..............\....\.....................\verilog.asm
.........\..............\....\can_register_asyn_syn
.........\..............\....\.............syn\_primary.dat
.........\..............\....\................\_primary.vhd
.........\..............\....\................\verilog.asm
.........\..............\....\can_register_syn
.........\..............\....\............s\_primary.dat
.........\..............\....\.............\_primary.vhd
.........\..............\....\.............\verilog.asm
.........\..............\....\can_registers
.........\..............\....\....testbench\_primary.dat
.........\..............\....\......
.........\..............\can_bsp.v
.........\..............\can_btl.v
.........\..............\can_controller.cr.mti
.........\..............\can_controller.mpf
.........\..............\can_crc.v
.........\..............\can_defines.v
.........\..............\can_fifo.v
.........\..............\can_ibo.v
.........\..............\can_register.v
.........\..............\can_register_asyn.v
.........\..............\can_register_asyn_syn.v
.........\..............\can_register_syn.v
.........\..............\can_registers.v
.........\..............\can_testbench.v
.........\..............\can_testbench_defines.v
.........\..............\can_top.v
.........\..............\timescale.v
.........\..............\transcript
.........\..............\vsim.wlf
.........\..............\chart\Thumbs.db
.........\..............\.....\嗾8-10.bmp
.........\..............\.....\嗾8-11.bmp
.........\..............\.....\嗾8-12.bmp
.........\..............\.....\嗾8-14.bmp
.........\..............\.....\嗾8-15.bmp
.........\..............\.....\嗾8-16.bmp
.........\..............\.....\嗾8-17.bmp
.........\..............\.....\嗾8-20.bmp
.........\..............\.....\嗾8-21.bmp
.........\..............\.....\嗾8-22.bmp
.........\..............\.....\嗾8-5.bmp
.........\..............\.....\嗾8-8.bmp
.........\..............\chart
.........\..............\wave\can_acf.bmp
.........\..............\....\can_bsp.bmp
.........\..............\....\can_btl.bmp
.........\..............\....\can_crc.bmp
.........\..............\....\can_fifo.bmp
.........\..............\....\can_testbench.bmp
.........\..............\....\can_top.bmp
.........\..............\wave
.........\..............\.ork\_info
.........\..............\....\can_acf\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_acf
.........\..............\....\....bsp\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_bsp
.........\..............\....\.....tl\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_btl
.........\..............\....\....crc\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_crc
.........\..............\....\....fifo\_primary.dat
.........\..............\....\........\_primary.vhd
.........\..............\....\........\verilog.asm
.........\..............\....\can_fifo
.........\..............\....\....ibo\_primary.dat
.........\..............\....\.......\_primary.vhd
.........\..............\....\.......\verilog.asm
.........\..............\....\can_ibo
.........\..............\....\....register\_primary.dat
.........\..............\....\............\_primary.vhd
.........\..............\....\............\verilog.asm
.........\..............\....\can_register
.........\..............\....\............_asyn\_primary.dat
.........\..............\....\.................\_primary.vhd
.........\..............\....\.................\verilog.asm
.........\..............\....\can_register_asyn
.........\..............\....\................._syn\_primary.dat
.........\..............\....\.....................\_primary.vhd
.........\..............\....\.....................\verilog.asm
.........\..............\....\can_register_asyn_syn
.........\..............\....\.............syn\_primary.dat
.........\..............\....\................\_primary.vhd
.........\..............\....\................\verilog.asm
.........\..............\....\can_register_syn
.........\..............\....\............s\_primary.dat
.........\..............\....\.............\_primary.vhd
.........\..............\....\.............\verilog.asm
.........\..............\....\can_registers
.........\..............\....\....testbench\_primary.dat
.........\..............\....\......