[VHDL编程] risc_cpu

说明：8位risc cpu的编写，使用quartus软件对其进行写入，里面内置乘法器、除法器等模块-8-bit risc cpu the preparation, use the Quartus software to write, which built-in multiplier, divider modules
<瑞翔> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] 121111

说明：关于FPGA和单片机的PCB板的开发原理图，以及相关的单片机程序设计-On the FPGA and PCB MCU development board schematics, as well as related Singlechip Programming
<黎安兵> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] cronometru

说明：crono made on fpga on vhdl code ,
<marcus> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] SINGT

说明：简单的正弦信号发生器。利用lpm功能模块设计。-Simple sinusoidal signal generator. Design of functional modules using lpm.
<xxc> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] VHDLTESTBENCH

说明：本文档对编写vhdl的testbench具有很大的参考价值，偶那个多方面考虑的-The preparation of this document, the testbench vhdl of great reference value, even considering that many
<rjt> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] BOC

说明：本文设计了一个区域卫星导航系统的BOC调制信号产生器，产生一个有BOC、C/A码、P码合成的信号-This design of a regional satellite navigation system BOC modulation signal generator to produce a BOC, C/A code, P code signal synthesis
<杨帆> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] uart

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周
<Domo> 在 2025-04-25 上传 | 大小：796kb | 下载：0

[VHDL编程] ichiko_DV-9500_E313009_LED4_dl6

说明：ichiko_DV-9500_E313009_LED4_dl6 firmware-ichiko_DV-9500_E313009_LED4_dl6 firmware
<bhurnama> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] EC-402_LP

说明：how to run program in fpga using VHDL module in XLININX.
<dhiraj> 在 2025-04-25 上传 | 大小：796kb | 下载：0

[VHDL编程] eda

说明：eda 课程设计时下载的资料 分享给大家-Curriculum design
<sufuo> 在 2025-04-25 上传 | 大小：795kb | 下载：0

[VHDL编程] SCAN_LED

说明：基于FPGA的数字时钟设计，数码管显示，简单易懂，适合初学者-FPGA-based digital clock design, digital display, easy to understand for beginners
<张小凡> 在 2025-04-25 上传 | 大小：796kb | 下载：0

[VHDL编程] DSP-with-FPGA(3rd)

说明：国外权威著作-数字信号处理的FPGA实现（第三版）的源代码，包括VHDL和verilog两种格式。-Foreign authoritative writings- digital signal processing on FPGA (third edition) of the source code, including VHDL and verilog formats.
<刘飞> 在 2025-04-25 上传 | 大小：796kb | 下载：0