[VHDL编程] S6_LCD_V

说明：利用FPGA和硬件描述语言来控制字符型液晶显示器的读写-The use of FPGA and hardware descr iption language to control the read and write character LCD display
<刘飞> 在 2025-02-12 上传 | 大小：797kb | 下载：0

[VHDL编程] 8bitRISCCPU

说明：8bit RISC cpu 设计资料 包含夏宇闻老师的教程第8章-8bit RISC cpu design
<dyfdown> 在 2025-02-12 上传 | 大小：797kb | 下载：0

[VHDL编程] happy

说明：歌曲《祝你生日快乐》的简谱！自己定义的宏定义！音调基本差不多！-Song " Happy Birthday to You," the notation! Own custom macros! Tone of almost all the same!
<红午> 在 2025-02-12 上传 | 大小：798kb | 下载：0

[VHDL编程] VHDLmimasuo

说明：重置密码功能、密码开锁功能、输入清除功能、警报功能、钥匙切换功能-Reset the password function, password lock function, enter the clear function, alarm function, key switching function
<陈大伟> 在 2025-02-12 上传 | 大小：798kb | 下载：0

[VHDL编程] ChengFaQi_mux16

说明：实现16位乘法器 并有modelsim仿真文件-The realization of the 16 bit multiplier and Modelsim simulation file!!!!!!!!!!!!!!!!!!!!!!!!
<望奎> 在 2025-02-12 上传 | 大小：798kb | 下载：0

[VHDL编程] ps2_lcd16

说明：verilog 编写的ps2键盘接口协议，FPGA接收到断码后确定通码,译码后显示到lcd1602上。说明：只是个按键，没有检测shift按键。只是译码了部分按键。-it is design by verilog language.the function is encode the keyboard and show on lcd. notice:the encode part is only encode one key. and
<lee> 在 2025-02-12 上传 | 大小：799kb | 下载：0

[VHDL编程] 99mul_3

说明：九九乘法表系统，ARH信号低电平时可手动输入乘数、被乘数；ARH高电平时自动生成乘数、被乘数进行99乘法计算。在自动过程中若ARH置0，则暂停当前自动生成的乘数、被乘数乘法运算，可进行外部输入，当ARH再次回到高电平1时，则返回暂停处的乘数、被乘数并继续向下运算。START信号具有一个复位重启的功能。-Nine nine multiplication table system, ARH signal in low level can b
<ft> 在 2025-02-12 上传 | 大小：799kb | 下载：0

[VHDL编程] plj

说明：时钟分频器原理与实现，计数跳变的频率和加减模式可实时变化，通过Nano实验板上的LCD显示器显示。计数频率、加减选择和初始化操作通过板上的拨动开关和Reset按钮实现。-Principle and Implementation clock divider, counting and addition and subtraction frequency hopping mode changes in real time, through
<范鹏> 在 2025-02-12 上传 | 大小：799kb | 下载：0

[VHDL编程] m6502

说明：m6502 6 bit microprocessor
<Zero> 在 2025-02-12 上传 | 大小：798kb | 下载：0

[VHDL编程] noc

说明：this the final project report on VHDL development on noc-this is the final project report on VHDL development on noc
<divyaramkumar> 在 2025-02-12 上传 | 大小：798kb | 下载：0

[VHDL编程] REPORT(1)

说明：final sem project report completed one on network on chip data processing
<divyaramkumar> 在 2025-02-12 上传 | 大小：798kb | 下载：0

[VHDL编程] Assignment_2_ver.3

说明：Small ALU with adder and multiplier, reworked
<Ivrine> 在 2025-02-12 上传 | 大小：798kb | 下载：0