[VHDL编程] PLL

说明：PLL 时钟模块　　Quartus II平台的简单设计实例　附仿真波形-PLL clock module Quartus II platform attached to a simple design example simulation waveforms
<许东滨> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] Mars_EP1C6F_Comprehansive_demo(VHDL)

说明：FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。综合实验的源码。包括交通灯实验等。-FPGA development board support VHDL code. Chips for the Mars EP1C6F. General experimental source. Experiments, including traffic lights.
<chenlu> 在 2025-02-12 上传 | 大小：787kb | 下载：0

[VHDL编程] Mars-EP1C6-F_code3

说明：此包为FPGA学习板的综合实验程序源代码,包括两个实验:交通灯和数字时钟.-This packet FPGA board to study a comprehensive experimental program source code, including two experiments: the traffic lights and digital clock.
<sunxh092> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] seven_segment1

说明：vhdl code for 7 segment
<anshu> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] Memoria

说明：Circuito que implementa el uso de memoria nvram de la tarjeta nexxys 2 en vhdl
<alfred> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] CY7c68013

说明：CY7c68013的读写程序,开发环境是ISE-CY7c68013 write and read program
<李程> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] uartfifo

说明：用 Verilog语言编写的串口发送接收程序，带FIFO 已调试通过-Verilog language with sending and receiving serial program with debugging through the FIFO
<小涵> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] serial_adda

说明：串行AD/DA的实验。Verilog初学者实验程序。已在quartus下测试成功。-Serial AD/DA experiments. Verilog beginners experimental procedures. Been in quartus under test success.
<chirs> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] bubblesort

说明：实现串入数据的排序，并在QUARTUS ii 上仿真过-To achieve the sort string into data and QUARTUS ii emulation over
<蒋霞> 在 2025-02-12 上传 | 大小：788kb | 下载：0

[VHDL编程] Quartus2-Verilog

说明：对quartus2软件讲解，并且基于quartus2的verilog相关的程序编写-Explanation of quartus2 software, and the quartus2 based Verilog related programming
<程鹏飞> 在 2025-02-12 上传 | 大小：789kb | 下载：0

[VHDL编程] project_11_first_d1_HDMI

说明：本代码将TW2867第一通道输出解复用以后进行BT.656格式的解析，然后将奇偶场合并为一帧存入DDR2，读取的时候使用双线性插值算法，将原始的720 x576的分辨率放大到800x600，然后在HDMI口输出。-This code will TW2867 first channel output demultiplexing after parsing BT.656 format, then the parity occasions
<张少伟> 在 2025-02-12 上传 | 大小：789kb | 下载：0

[VHDL编程] 并行滤波器实现

说明：matlab和FPGA实现并行滤波器，为书籍附源码，禁止用于商业用途哈，交流学习使用()
<JamesZhang1983 > 在 2025-02-12 上传 | 大小：789kb | 下载：0