[VHDL编程] VHDL 编程

说明：包含源代码
<xvwen1990> 在 2011-06-11 上传 | 大小：801.6kb | 下载：0

[VHDL编程] cycloneIII3c120dev

说明：This document describes the hardware features of the Cyclone® III development board, including detailed pin-out information to enable you to create custom FPGA designs that interface with all components of the board.-
<rfanddsp> 在 2025-02-12 上传 | 大小：800kb | 下载：0

[VHDL编程] DDS

说明：FPGA控制AD9854的源文件，verilog，附有简单文档。-FPGA to control the AD9854 source file, verilog, with a simple document.
<柴佳> 在 2025-02-12 上传 | 大小：801kb | 下载：0

[VHDL编程] lcm_1602

说明：EP2C8 FPGA下的1602 LCD控制程序.-EP2C8 FPGA control procedures under the 1602 LCD.
<张> 在 2025-02-12 上传 | 大小：800kb | 下载：0

[VHDL编程] parall_ad_da

说明：在和众达SEED—XDTK平台上，基于XC4VSX25的 平行模数，数模转换程序-In and Jones SEED-XDTK platform, based on the parallel XC4VSX25 modulus, digital-analog conversion process
<hechao> 在 2025-02-12 上传 | 大小：801kb | 下载：0

[VHDL编程] tut_quartus_intro_verilog

说明：Verilog source code is usually typed into one or more text files on a computer. Those text files are then submitted to a Verilog compiler or interpreter which builds the data files necessary for simulation or synth
<Nguyen Chi Nhan> 在 2025-02-12 上传 | 大小：800kb | 下载：0

[VHDL编程] SPWM

说明：用C语言 并利用FPGA来进行SPWM 包含详尽的源代码-Using C language and use of FPGA to be SPWM source code contains detailed
<叶问> 在 2025-02-12 上传 | 大小：800kb | 下载：0

[VHDL编程] uartverilog

说明：verilog hdl FPGA vga时序显示经典源程序 很实用的-verilog hdl FPGA vga display timing source code very useful
<杨泽钰> 在 2025-02-12 上传 | 大小：801kb | 下载：0

[VHDL编程] ARM_ALU

说明：ARM ALU设计，包含相应的VHDL文件及设计所用到的Visio图。-ARM ALU design, the VHDL file that contains the appropriate use and design of the Visio diagram.
<> 在 2025-02-12 上传 | 大小：801kb | 下载：0

[VHDL编程] VHDL

说明：基于VHDL语言的交通灯设计:通过状态机设计实现交通灯的红黄绿三种灯显示.其功能包括:红绿黄灯显示,倒计时功能,测试功能,手动控制功能.-Based on VHDL design of traffic lights: red, yellow, and green traffic lights, three lights through the state machine design features include: red, gre
<小雪> 在 2025-02-12 上传 | 大小：801kb | 下载：0

[VHDL编程] ML605_uart

说明：本案例是开发xinlinx ml605 FPGA上使用UART通信的简单例程-This case is the development of the xinlinx ml605 FPGA UART communication using simple routine
<xiacheyun> 在 2025-02-12 上传 | 大小：801kb | 下载：0

[VHDL编程] CST_-_hokej

说明：VHDL school work. Display ice-hockey scores and time on 7seg display.
<thomas810> 在 2025-02-12 上传 | 大小：801kb | 下载：0