资源列表

« 1 2 ... .96 .97 .98 .99 .00 901.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程cxpfu

说明:Of spherical harmonics graphic simulation, Dimensional phononic crystals FDTD method calculation examples band gap, Car class-based truck driver trying to Matlab program.
<huihenhie > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程qv036

说明:Complete class-based image processing, contains all of the source code, auto image, There is a well attenuation curve as input to calculate its seismic waves, Transceiver contains two client programs.
<geifingpiukei > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程bserf

说明:Chaos indicator for Lyapunov index calculation, A one-dimensional transfer matrix method to calculate the phonon crystal structure, Stepwise linear regression.
<faopenghangfai > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程jqhiy

说明:ofdm system simulation including 16qam modulation fft windowing modules plus cp, Can be widely used in data analysis and forecast data, Partially achieved tracking speed iterative relaxation algorithm.
<nengqeisui > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程im726

说明:Modeling and simulation pwm rectifier Channelized receiver based on multi-phase structure, matlab implements five gray correlation degree computing model.
<nengqeisui > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程apb_uart

说明:带apb接口的uart,带testbench,测试过,可以使用(The uart module with apb interface)
<songchao > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程basic_uart

说明:basic code for UART receiver and transmeter
<Ravin48 > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程一个简单的UART

说明:实现串口基本功能,具有奇偶检验,主时钟与波特率相差16倍(Basic function, a serial port with parity check, master clock and the baud rate is 16 times clk)
<ribbit_wang > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程Digital_Tube_Core

说明:以ip核的形式来控制数码管显示,减少cpu资源开支。(Digital_Tube_Core/Digital_Tube ip)
<haohmf > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程SMG

说明:实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
<Yukioooo > 在 2025-02-06 上传 | 大小:3kb | 下载:1

[VHDL编程ece385sp16_lab4_adders

说明:加法器, 三种加法器的实现。不同的逻辑速度和逻辑结构(adders, three types of them)
<wuhaonan > 在 2025-02-06 上传 | 大小:3kb | 下载:0

[VHDL编程GCD calculator

说明:gcd calculator is a module that if two parameter has egual value ...
<allia > 在 2025-02-06 上传 | 大小:3kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 901.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org