[VHDL编程] qspi

说明：qspi接口控制，指令包括spi、dual spi、quad spi，通过验证，供参考(Qspi interface control, including spi, dual spi, quad spi, for reference.)
<一粒尘埃> 在 2025-02-06 上传 | 大小：3kb | 下载：1

[VHDL编程] project.map

说明：D Flip Flop for Single Bit Store
<dsddse11> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS的VERILOG原代码

说明：实现了DDS的verilog源代码，可以使用(ajhsjdhjkshfjhfsjkjksa)
<骑单车追飞机> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_slave

说明：iic slave端，项目中已经用过，可用适用所有传输速率，板间通信，接口少的情况下，可用该程序实现多参数传输，状态监控。(The IIC slave terminal has been used in the project. It can be applied to all kinds of transmission rate, inter board communication and less interfaces. The p
<橙子很好吃> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] New folder

说明：verilog codes for counter,d flipflop,fibonacci series,prime numbers,top.
<sanh> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] digital_clock

说明：自己用verilog HDL写的一个数字钟模块，包括校时功能，在Maxplusii下调试和下载通过(A digital clock module written by Verilog HDL, including timing function, debugging and downloading through Maxplusii.)
<IT熊出没> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] lab2

说明：基于FPGA的智力抢答器，基于Xilinx器件，包含主程序、仿真代码。(Intelligent answering machine based on FPGA)
<徐子琨> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] fifo

说明：fifo模块，改模块使用同步fifo设计，里面包含一些设计技巧，读延迟最少(The module of FIFO is modified by using synchronous FIFO, which contains some design skills and the least latency.)
<林林明> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] Desktop

说明：一个简单的8 - 3 编码器，主要适用于初学人员参考，很好的例程。(A simple program means to encoder.)
<akkm> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] ddc

说明：下变频采样、本振和滤波三个过程涉及到的详细代码与注释(Detailed code and notes for down conversion sampling, local oscillator and filtering)
<樨卡> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] sycclk

说明：it s modul of clock in fpga vhdl where the cycle is 25 MHz enjoy
<hicham402> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] POC

说明：实现了计算机系统中作为I/O模块的POC。(It simulates the POC module which works as an I/O module in a computer system.)
<青空空> 在 2025-02-06 上传 | 大小：3kb | 下载：0