[VHDL编程] N-bits-by-M-bits

说明：这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器-This is a common multiplier verilog code. Design of a generic N bits by M bits of the binary multiplier
<祖兴水> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] iic

说明：主要对Iic通信协议做简单的规定，通过verilog语言设置。-Iic main communications protocol for doing simple rules, through verilog language settings.
<王世豪> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] divider256

说明：这是一个2至256分频器，可以将输进来的信号进行2至256次分频后输出，分频器的大小可选-This is a 2 to 256 frequency divider which can transfer the input clock signal into 1/2 to 1/256 clock
<陈楠> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] cepin

说明：采用等精度测频原理实现较宽范围内频率的测量-With equal precision frequency measurement principle to achieve a wide range of frequency measurements
<沈超> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] dsp_core_tx_filter

说明：应用在USRP N210上的XIlinx的FPGA开发板上面的变采样滤波器，实现25--30.72M的变采样滤波器，适应LTE物理层的要求-Application on the USRP N210 FPGA development board above XIlinx variable sampling filter, to achieve 25- 30.72M variable sampling filter, adapt LTE p
<何中华> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog-codes

说明：xor code in verilog. can be used for fpga developement
<pankaj> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] LabA1Design1

说明：设计求两数之差的绝对值电路：电路输入aIn、bIn为4位无符号二进制数，电路输出out为两数之差的绝对值，即out=|aIn-bIn|。要求用多层次结构设计电路，即调用数据选择器、加法器和比较器等基本模块来设计电路。-Design for the number two absolute value of the difference between circuits: circuit input aIn, bIn a 4-bit uns
<Peter> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] shop

说明：自动售货机，支持5种商品的预设数量，价格，可以选择购买商品及其数量，可以输入0.5,1.5三种金额。支持找零。-Vending machines, supports five kinds of commodities preset quantity, price, and quantity of goods you can choose to buy, you can enter the amount of three 0.5,1.5.
<康帆> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] fsk_final

说明：A simple FSK code using CORDIC sine wave generator.It is basically a switching oscillator kind of Frequency shift keying
<shivjose> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] mcp2510_13.3

说明：this file function is to driver the chip of MCP2510
<赵剑鹏> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] zifu

说明：关于用vga显示字符的一段程序，verilog-this code is about the display of Character
<胡> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] sine_package

说明：Sinusoidal generation package for VHDL programme to use with optimization
<mahesh> 在 2025-02-05 上传 | 大小：3kb | 下载：0