资源列表
[VHDL编程] multiply_verilog
说明：几个常用的乘法器的verilog实现，包括普通乘法器，时序乘法器，行波乘法器-Several commonly used multiplier verilog achieve, including ordinary multiplier, multiplier timing, traveling wave multiplier, etc.<杜洵> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] jtag_master.tar
说明：JTAG模块的VHDL代码，用于了解JTAG内部结构原理，可集成嵌入IC,为IC提供JTAG功能。十分强大的代码，方便可靠。-VHDL code JTAG module is used to understand the internal structure principle JTAG can be integrated embedded IC, the IC provides JTAG functionality. The code<倪潇飞> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] fir-ip-vhdl
说明：altera quartus fir ip核 vhdl程序 含测试文件-altera quartus fir ip nuclear vhdl program including test files<bambod> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] Decimal-module
说明：这是秒表设计的一部分，十进制是秒表设计中比较常用的方法-This is part of a stopwatch designed decimal stopwatch design is more commonly used method<lm> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] shift-register
说明：移位寄存器的设计与仿真 移位寄存器是既能寄存数据，又能使数据移位的电路。所谓移位功能，就是寄存在电路中的数据，可在移位脉冲的作用下，依次左移或右移。 移位寄存器不仅能用来存储数据，还能用来进行加减乘除的运算，以及串并数据转换，始终分频等，是应用最广泛的数字器件之一。 -Design and Simulation of the shift register are both hosting the data shift reg<Zero Liang> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] audioloopback
说明：Verilog program for running a audio loopback system for AC97 codec.<Nitesh> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] multiply_8_VHDL
说明：由8 位加法器构成的以时序方式设计的8 位乘法器，采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件，运行可用。-an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It i<白> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] ssram_latest.tar
说明：SSRAM接口,就是同步静态随机存取存储器接口整个工程文件，包括从前端verilog设计到后端仿真的整个工程-SSRAM interface is synchronous static random access memory interface entire project, including the design from the front to the back verilog simulation of the entire<王发神经> 在 2025-02-05 上传 | 大小：3kb | 下载：0
[VHDL编程] cordic_exer
说明：自己编写的CORDIC文件，总共6层，收敛于y轴，即求平方根和正切函数-the cordic verilog HDL file made by myself<速水隼> 在 2025-02-05 上传 | 大小：3kb | 下载：0