[VHDL编程] D-type-flip-flop

说明：设计一个D型触发器，输入CK（时钟信号, ↑表示上升沿时刻），D（数据），Clear端（“0”时清零），输出Q-Design of a D-type flip-flop, the input CK (clock signal, ↑ indicates rising time), D (data), Clear end (" 0" is cleared), the output Q
<许光达> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] qjq

说明：通过ISE软件采用VHDL语言实现1位全加器的功能-Through the ISE software using VHDL language a full adder function
<卢晓伟> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] UART_VERILOG

说明：该程序实现在ALTERA FPGA 上使用VERILOG HDL语言实现串口通信。-The program in ALTERA FPGA VERILOG HDL language used on serial communication.
<ccy> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] CHUANKOU

说明：通过对时钟分频，串口接收和发送以及串口调试程序的编写实现数据的接受和发送-Through the clock divider, and a serial port receive and transmit serial debugging procedures for the preparation of the receiving and sending data
<李永超> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] FIFO-Controller-with-LFSR

说明：FIFO Controller With LFSR
<hadimk> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] UART

说明： 串口收发程序,-Serial transceiver
<wangw> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] I2C

说明：I2C总线控制程序，很实用的程序，相信对大家会有帮助-I2C bus control procedures
<董俊鹏> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c_reader

说明：一个采用IIC协议，从ROM里面读数据的接口程序，采用verilog语言，状态机实现。-One with IIC protocol, which read data from ROM interface program, using verilog language, the state machine implementation.
<why> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] sdram_mdl

说明：关于RS232串口调试中接收和发送的控制模块部分的程序-About the RS232 serial port receive and transmit debugging control module part of the program
<jiabaoqi> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] 8b10_enc

说明：This program is used to do encoding according to 8B/10B protocol. The program has been written in VHDL
<Deeptho> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilogexample

说明：VERILOG实例，是学习verilog的好资料-Verilog instance, is to learn good information on Verilog
<tandy> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] SHA1

说明：SHA1 implementation on FPGA VHDL code
<osman> 在 2025-02-05 上传 | 大小：3kb | 下载：0