资源列表

« 1 2 ... .63 .64 .65 .66 .67 868.69 .70 .71 .72 .73 ... 4311 »

[VHDL编程johncounter_D

说明:VHDL CODE FOR JOHNSON COUNTER USING D FLIPFLOP
<pinky> 在 2025-02-05 上传 | 大小:579kb | 下载:0

[VHDL编程syncup_dn

说明:VHDL CODE FOR SYNCHRONOUS UP/DOWN COUNTER
<pinky> 在 2025-02-05 上传 | 大小:815kb | 下载:0

[VHDL编程EPM7032-ENCODE

说明:ALTETRA EPM7032 ENCODE正反轉16位元輸出+14輸入+內碼-ALTETRA EPM7032 ENCODE
<麻吉> 在 2025-02-05 上传 | 大小:63kb | 下载:0

[VHDL编程Syn_FIFO(wanzheng)

说明:基于IPcore的同步FIFO的编写。读写数据位宽都为8bit,深度为32.-Based IPcore synchronous FIFO preparation. Read and write data width are 8bit, a depth of 32.
<杨杨> 在 2025-02-05 上传 | 大小:426kb | 下载:0

[VHDL编程synchoronous_FIFO(jianban)

说明:基于IPcore的同步FIFO的设计。采用Verilog代码书写。读写位宽均为8bit,深度为32.-IPcore synchronous FIFO-based design. Using Verilog code writing. Read and write bits wide are 8bit, depth is 32.
<杨杨> 在 2025-02-05 上传 | 大小:662kb | 下载:0

[VHDL编程mcsa

说明:Simple carry select adder
<MITUN> 在 2025-02-05 上传 | 大小:550kb | 下载:0

[VHDL编程ripple_16

说明:Ripple carry adder in detail using vhdl
<MITUN> 在 2025-02-05 上传 | 大小:4.7mb | 下载:0

[VHDL编程rtl

说明:通过verilog实现pc串口和fpga的双向通信。代码是老外写的,非常严谨-the verilog code comnunicate with the pc by serial port
<yuxiong> 在 2025-02-05 上传 | 大小:9kb | 下载:0

[VHDL编程MAC-protocol-based-on-ARM-and-FPGA

说明:一种基于ARM和FPGA的可重构MAC协议设计,以及各功能模块介绍-A reconfigurable MAC protocol design based on ARM and FPGA, as well as introduce the functional modules
<huangzhifeng> 在 2025-02-05 上传 | 大小:355kb | 下载:0

[VHDL编程Protel-dxp-operating-skills-summary

说明:详细介绍Protel DXP 操作技巧,包括封装库的设计,原理图的设计-Details Protel DXP operating skills, including package library design, schematic design, etc.
<huangzhifeng> 在 2025-02-05 上传 | 大小:1.26mb | 下载:0

[VHDL编程lcd_rotary_button

说明:Spartan 3E kit. LCD and rotary button example code.
<Sodkhuu> 在 2025-02-05 上传 | 大小:850kb | 下载:0

[VHDL编程sqrtcsla

说明:Carry select adder using square root method.
<MITUN> 在 2025-02-05 上传 | 大小:3.6mb | 下载:0
« 1 2 ... .63 .64 .65 .66 .67 868.69 .70 .71 .72 .73 ... 4311 »

源码中国 www.ymcn.org