[VHDL编程] 一个波形发生器和sine波形发生器

说明：这是一个典型的正玄波发生器程序和一个任意波形发生器程序，大家可以参考学习，对于vhdl入门还是很有帮助的-This is a typical wave generator Shogen procedures and an arbitrary waveform generator procedures, Members can take a learning portal for VHDL or helpful
<张云鹏> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] D触发器的设计

说明：D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
<*> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 用一位全加器组成四位全加器

说明：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。-All-Canadian with a composed four-adder. The language used is the Verilog HDL. In addition main The design.
<*> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] FIRvhdl

说明：用vhdl实现一个fir滤波器 设计要求： 1．最小阻带衰减-30db。 2．带内波动小于1db． 3．用MATLIB与MAXPLUS2联合设计与仿真-use VHDL to achieve a fir filter design requirements : 1. The smallest stop band attenuation- 30dB. 2. With fluctuating within less than
<达闻西> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 68_alarm_controller

说明：vhdl源程序，在quartus环境下测试，仿真。已经过测试。-VHDL source, the Quartus environment testing, simulation. Has been tested.
<tom> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] divded-VHDL

说明：
<林海> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] asi

说明：在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序-done in the company of an FPGA using the digital television system to ASI TS flow procedures
<> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] fir_filter

说明：常系数的FIR滤波器VHDL设计文件，在MUX+plusII调试通过-regular FIR filter coefficients of VHDL design documents, the debugging through MUX plusII
<li> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] xljcq

说明：关于序列发生器的verilog. 希望能帮大家。-sequence generator on the Verilog. Hope you can help.
<曹杨> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] serial_communication

说明：串口操作源代码，本代码采用veilog hdl语言编写，并经过本人多次验证。-source code, the code used veilog HDL language, and after I repeatedly verified.
<徐燕玲> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl00101

说明：vhdl源程序，对大家学习VHDL一定会有帮助！-VHDL source code, the right to study VHDL will be helpful!
<陈田> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGAprogram2

说明：半整数分频器电路的VHDL源程序，供大家学习和讨论。 -half-integer frequency divider circuit VHDL source code for all learning and discussion.
<许嘉> 在 2025-02-03 上传 | 大小：3kb | 下载：0