[VHDL编程] 16位快速乘法器

说明：VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
<> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 杨帆的VHDL作业

说明：带load、clr等功能的寄存器-belt load, the function clr Register
<熊辉波> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] fpga1394

说明：这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.-This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.
<吴才路> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 一个简单的UART

说明：采用VHDL编写的一个简单的UART-using VHDL prepared a simple UART
<陈旭> 在 2025-02-03 上传 | 大小：3kb | 下载：1

[VHDL编程] fpq128

说明：自己编的一个分频器的程序模版 虽然原理很简单，经过多次实践很实用 被多次用在其它的程序中-own series of the dividers of a procedure template Although very simple principle, after repeated practice by many very practical use in other proceedings, and,
<安德森> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 分频器FENPIN1

说明：EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency
<李培> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 减法计数器

说明：EDA常用计数函数VHDL程序设计，减法计数器：可预置数：-common counting function EDA VHDL programming, subtraction counter : Preset :
<李培> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] PLW

说明：电子密码锁的vhdl编程实现，不知以前有没有人做过的。-electronic locks VHDL programming, I wonder if the past is not done.
<王卫> 在 2025-02-03 上传 | 大小：3kb | 下载：1

[VHDL编程] and_or

说明：veilog 代码 用户可以直接调用，作为底层模块。同时已经编译成功，可以作为基本单元库。-veilog code user can derict use it for the base mode.
<宋昆仑> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] backward

说明：verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
<宋昆仑> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] Multi_SI

说明：用verilog实现的乘法器，可以综合，经过验证。-Implementation multiplication with verilog.
<yangyang> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] MATLAB

说明：Matlab code to perform fft
<LAXMAN> 在 2025-02-03 上传 | 大小：3kb | 下载：0