资源列表

« 1 2 ... .62 .63 .64 .65 .66 767.68 .69 .70 .71 .72 ... 4311 »

[VHDL编程LMX2531_PLL_module

说明:LMX2531_PLL_module的vhdl编程
<allwinzf> 在 2010-10-17 上传 | 大小:2.07kb | 下载:0

[VHDL编程verilog32位浮点数乘法器

说明:采用verilog写的32位浮点数乘法器,组合电路,只需要一个时钟周期就可完成运算
<hustwt> 在 2010-12-15 上传 | 大小:2.08kb | 下载:1

[VHDL编程C51

说明:基于5-1单片机环境噪声测量仪的设计,包含主程序、中断服务程序、显示程序、(Based on 51 single-chip environmental noise detector proteus simulation file containing a set of project files noise.dsn Keil main code main.c 6 relevant articles and graduation thes
<哈哈哈哈3> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程mux16

说明:基于quartus的FPGA乘法器Verilog程序(FPGA multiplier program based on quartus)
<艾尼more> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程UC1676C

说明:51单片机测试程序,IC:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)
<Vicky2008> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程apb_uart

说明:这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
<megmand> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程Verilog HDL

说明:2015年全国电子设计大赛F题,时间间隔测量模块,占空比测量模块,ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)
<鹤鹤鹤鹤> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程adc_cfg

说明:adc器件ads62p49配置代码,已在工程中验证可用(Temperature sensor DS18B20 parses the code, has verified the ADC device configuration code, has been verified available)
<清远怡然> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程RS232

说明:串口收发代码,可设置速率,工程中已验证可用(Serial transceiver code, can set the rate, the project has been verified to be available)
<清远怡然> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程AHB-task-slave-master

说明:ahb master行为级模型,ahb slave模型(AHB master behavior level model, AHB slave model)
<鱼在在藻> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程模24计数器

说明:模24计数器的Quartus II文本输入设计及其test bench(Quartus II text input design and test bench of modulo 24 counter)
<13570> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程异步FIFO

说明:纯Verilog实现的异步FIFO,分为读写控制模块,SRAM CORE,同步等几个模块,内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)
<wt2110> 在 2025-02-03 上传 | 大小:2kb | 下载:1
« 1 2 ... .62 .63 .64 .65 .66 767.68 .69 .70 .71 .72 ... 4311 »

源码中国 www.ymcn.org