[VHDL编程] CRC-Verilog

说明：此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16-this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY
<藏瑞> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] isatoi2c

说明：本程序实现的是ISA转I2C的功能,绝对可用-this program is the ISA I2C transfer function can be absolute
<吉克> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 4bitadd

说明：4位全加器原码，包括仿真码和4位计数器码。-four full adder original code, including the simulation code and four counter code.
<> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] xuhuanjiucuo

说明：循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。-cycle error correction decoder VHDL code. Communications FPGA design code base.
<> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] exp13_7

说明：竞赛抢答器:控制8255,C口作为输入,从A口输出与之对应的LED段码-race Responder : Control 8255, C mouth as input, output from the A-corresponding to the code of LED
<唐迪> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 32mem-rw

说明：c++编写的32位存储器读写程序,完成向6116填入数据并显示的功能-c prepared by the 32 memory reading and writing procedures to be completed 6116 and complete the data showed that the function
<唐迪> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] exp28_20

说明：C++程序控制8255(C口输入, A口输出)的直流电机-8255 C program control (C mouth input, output A. I) Motor
<唐迪> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] 1_070116141639

说明：verilog编程ps2接口设计,基于fpga的设计-verilog ps2 Programming Interface design, the design based fpga
<ykf> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] chuanbingzhuanhuan

说明：VHDL代码，仿真通过，变异可以，下载变成文件，但需要修改，串并转换-VHDL code, through simulation, the variation can be downloaded into a document, but need to change, and change series
<赵宾> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] fpgacaiji

说明：自己课程设计写的程序，用FPGA控制ADC0809的转换时序来完成模/数转换，然后将转换完的数字信号传递给0832-write their own curriculum design process, Connection between ADC 0809 FPGA control the timing to complete the conversion analog/digital conversion, End then conv
<xuman> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] codeclock

说明：数字锁的功能：设置一个８位密码，只有密码正确方可执行，密码错误则输出警报信号，可以设置密码存储在寄存器中．-lock function : to set up an eight passwords that only the correct password can not be implemented, Password is false alarm output signal can set passwords were store
<wangweiwei> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] wallace_tree_multiplier

说明：this implements wallace tree multiplier in verilog
<ashwanth> 在 2025-02-03 上传 | 大小：3kb | 下载：0